[发明专利]碳化硅半导体装置及其制造方法

摘要

关于框状部(32)及p型保护环(21)中的单元部侧与其他部分相比间隔窄，将使间隔变窄的部分设为点线部(211、322)。这样，使框状部(32)及p型保护环(21)中的单元部侧的间隔变窄，从而将单元部侧的电场集中缓和，使得等电位线更朝向外周侧。此外，通过设置点线部(211、322)，在单元部、连接部及保护环部，减少每单位面积的沟槽的形成面积的差，使形成在单元部、连接部及保护环部之上的p型层的厚度均匀化。由此，当将p型层进行回蚀时，能够抑制p型层作为残渣残留在保护环部。

主权项

1.一种碳化硅半导体装置，具有单元部、和包括将上述单元部的外周包围的保护环部及位于该保护环部与上述单元部之间的连接部在内的外周部，上述碳化硅半导体装置具有：第1或第2导电型的基板(1、101)；以及形成在上述基板的表面侧、且与上述基板相比为低杂质浓度的第1导电型的漂移层(2、102)；在上述单元部或上述单元部及上述连接部，具备配置在以条纹状形成于上述漂移层的多个线状的第1沟槽(5a、30a、103a)内、且由第2导电型的外延膜构成的第2导电型层(5、31、103)；在上述单元部，具备纵型的半导体元件，该纵型的半导体元件具有：第1电极(9、106)，与上述第2导电型层电连接；以及第2电极(11、107)，形成于上述基板的背面侧；在上述第1电极与上述第2电极之间流经电流；在上述保护环部或上述保护环部及上述连接部，具备第2导电型环(21、32、104、105)，该第2导电型环被配置在由上述漂移层的表面形成并且将上述单元部包围的多个呈框形状的第2沟槽(21a、30a、104a、105a)内，且由第2导电型的外延膜构成；上述第2导电型环之中的位于外周侧的至少一部分被作为上述保护环部所具备的保护环(21、104)，并且该保护环之中的至少一部分被作为呈线状的环部(212、1042)；在上述第2导电型环之中的比上述环部靠内侧，具备该第2导电型环以点线状构成的多条点线部(211、322、1041、1052)，并且该点线部彼此的间隔比上述环部彼此的间隔窄。