[发明专利]基于面栅的多尺寸焊盘封装在审
| 申请号： | 201780050622.7 | 申请日： | 2017-07-25 |
| 公开（公告）号： | CN109643665A | 公开（公告）日： | 2019-04-16 |
| 发明（设计）人： | M·卡卡德;H·徐;R·K·藏;Y·李;X·张;C·霍-里格 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈炜;亓云 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了封装和用于制造封装的方法。封装(701)可以包括晶片级封装(WLP)层，其包括第一和第二WLP触点以及设置在第一和第二WLP触点上的第一和第二导电柱。每个导电柱包括与形成阵列焊盘的WLP触点(750‑759)相对的表面。阵列焊盘具有不同的大小。封装进一步包括在WLP层上方并且至少部分地围绕导电柱的模塑(740)，其中模塑化合物和第一阵列焊盘形成基本上平坦的LGA接触表面，该LGA接触表面被配置成将封装耦合至面栅阵列。 | ||
| 搜索关键词： | 封装 阵列焊盘 导电柱 触点 晶片级封装 模塑化合物 封装耦合 面栅阵列 焊盘 面栅 平坦 配置 制造 | ||
【主权项】：
1.一种封装，包括：晶片级封装(WLP)层，其包括第一WLP触点和第二WLP触点；设置在所述第一WLP触点上的第一导电柱，所述第一导电柱包括与形成第一阵列焊盘的所述第一WLP触点相对的表面；设置在所述第二WLP触点上的第二导电柱，所述第二导电柱包括与形成第二阵列焊盘的所述第二WLP触点相对的表面，其中所述第二阵列焊盘具有与所述第一阵列焊盘不同的大小；以及在所述WLP层上方并且至少部分地围绕所述第一导电柱和所述第二导电柱的模塑，其中所述模塑、所述第一阵列焊盘、和所述第二阵列焊盘形成基本上平坦的面栅阵列接触表面，所述面栅阵列接触表面被配置成将所述封装耦合至面栅阵列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780050622.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
