[发明专利]用于存储器系统中的链路纠错的方法和设备有效

专利信息
申请号: 201780051324.X 申请日: 2017-07-07
公开(公告)号: CN109643257B 公开(公告)日: 2020-07-03
发明(设计)人: J·徐 申请(专利权)人: 高通股份有限公司
主分类号: G06F11/10 分类号: G06F11/10
代理公司: 上海专利商标事务所有限公司 31100 代理人: 陈炜;亓云
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 存储器子系统中的常规链路纠错技术包括加宽I/O带宽或者增加突发长度。然而,这两种技术具有缺点。在一个或多个方面,提出了在主机和存储器设备两者中纳入链路纠错以解决与常规技术相关联的缺点。所提出的存储器子系统的优点在于可保持常规存储器系统的接口架构。此外,用所提出的存储器子系统提供了链路纠错能力而不会增加I/O带宽并且不会增加突发长度。
搜索关键词: 用于 存储器 系统 中的 纠错 方法 设备
【主权项】:
1.一种存储器设备,包括:存储器组;存储器侧接口,其被配置成通过链路从主机接收写命令,通过所述链路从所述主机接收写数据和写保护码,响应于所述写命令,将所述写数据存储到所述存储器组,通过所述链路从所述主机接收读命令,响应于所述读命令,从所述存储器组检索读数据,以及通过所述链路向所述主机发送所述读数据和读保护码;存储器侧解码器,其被配置成:基于所述写保护码来检测所述写数据是否具有错误;以及存储器侧编码器,其被配置成:基于从所述存储器组检索的读数据来生成所述读保护码,其中,所述链路包括多条数据(DQ)线、用于掩码写操作中的数据掩码(DM)线、以及用于由所述存储器设备在读操作中提供定时的读选通时钟线,以及其中,所述存储器侧接口被配置成通过所述多条DQ线接收所述写数据并发送所述读数据,通过所述读选通时钟线接收所述写保护码,以及通过所述DM线发送所述读保护码。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780051324.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top