[发明专利]用于存储器系统中的链路纠错的方法和设备

摘要

存储器子系统中的常规链路纠错技术包括加宽I/O带宽或者增加突发长度。然而，这两种技术具有缺点。在一个或多个方面，提出了在主机和存储器设备两者中纳入链路纠错以解决与常规技术相关联的缺点。所提出的存储器子系统的优点在于可保持常规存储器系统的接口架构。此外，用所提出的存储器子系统提供了链路纠错能力而不会增加I/O带宽并且不会增加突发长度。

主权项

1.一种存储器设备，包括：存储器组；存储器侧接口，其被配置成通过链路从主机接收写命令，通过所述链路从所述主机接收写数据和写保护码，响应于所述写命令，将所述写数据存储到所述存储器组，通过所述链路从所述主机接收读命令，响应于所述读命令，从所述存储器组检索读数据，以及通过所述链路向所述主机发送所述读数据和读保护码；存储器侧解码器，其被配置成：基于所述写保护码来检测所述写数据是否具有错误；以及存储器侧编码器，其被配置成：基于从所述存储器组检索的读数据来生成所述读保护码，其中，所述链路包括多条数据(DQ)线、用于掩码写操作中的数据掩码(DM)线、以及用于由所述存储器设备在读操作中提供定时的读选通时钟线，以及其中，所述存储器侧接口被配置成通过所述多条DQ线接收所述写数据并发送所述读数据，通过所述读选通时钟线接收所述写保护码，以及通过所述DM线发送所述读保护码。