[发明专利]集成电路的晶圆级封装中的铜沉积有效
| 申请号： | 201780058270.X | 申请日： | 2017-09-20 |
| 公开（公告）号： | CN109996785B | 公开（公告）日： | 2021-12-28 |
| 发明（设计）人： | 汤玛斯·理察生;凯力·惠登;文森·潘尼卡西欧二世;约翰·康曼德;里查·贺图比兹 | 申请（专利权）人： | 麦克德米德乐思公司 |
| 主分类号： | C07C333/20 | 分类号： | C07C333/20;C07D213/04;C25D3/38;C25D5/02;H01L21/768 |
| 代理公司： | 北京三幸商标专利事务所(普通合伙) 11216 | 代理人： | 刘卓然 |
| 地址： | 美国康*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种电沉积组合物，其包含：(a)铜离子来源；(b)酸；(c)抑制剂；及(d)调平剂，其中该调平剂包含将联吡啶化合物与二官能基烷化剂反应而制备的季铵化联吡啶化合物、或季铵化聚(表氯醇)。该电沉积组合物可用于在半导体基板上以晶圆级封装形成铜特征，而在半导体组合件的凸块下结构上电沉积出铜凸块或柱体的方法。 | ||
| 搜索关键词： | 集成电路 晶圆级 封装 中的 沉积 | ||
【主权项】：
1.一种形成铜特征的方法，该铜特征在晶圆级封装中形成在半导体基板上，而将半导体装置的电子电路与在该装置外部的电路互连，其中半导体组合件包含载有凸块下结构的基本结构，该凸块下结构包含凸块下的垫或凸块下金属；该方法包括：对接触阴极的水性电沉积组合物供应电流，该阴极包含在该半导体组合件上的该凸块下结构，该水性电沉积组合物包含：a)铜离子来源，b)酸，c)抑制剂，及d)调平剂，其中该调平剂包含季铵化联吡啶化合物或季铵化聚(表卤醇)；及e)加速剂；其中在电解电路中供应电流，该电解电路包含直流电源、该水性电沉积组合物、电连接该电源的负端且接触该电沉积组合物的该凸块下的垫或凸块下金属、及电连接该电源的正端且接触该电沉积组合物的阳极；并且其中将铜凸块或柱体电沉积在该凸块下结构上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于麦克德米德乐思公司，未经麦克德米德乐思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780058270.X/，转载请声明来源钻瓜专利网。
