[发明专利]用于高速存储器子系统的脉冲扩展器时钟发生器电路和方法有效
| 申请号： | 201780074593.8 | 申请日： | 2017-11-06 |
| 公开（公告）号： | CN110024032B | 公开（公告）日： | 2023-06-09 |
| 发明（设计）人： | D·库玛;V·纳拉亚南;B·扎法尔;S·H·拉索利;V·宝娜帕里 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22;G06F13/16 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;郭星 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 所提供的装置包括存储器。存储器被配置为接收存储器时钟。该装置还包括单级逻辑门，其被配置为从参考时钟生成存储器时钟。存储器时钟是门控时钟。附加地，存储器时钟具有比参考时钟更宽的脉冲宽度。在示例中，单级逻辑门包括：被配置为上拉存储器时钟的上拉电路，以及被耦合以下拉存储器时钟的下拉电路。在示例中，上拉电路和下拉电路被配置为由参考时钟、经延迟参考时钟和选通信号控制。示例还包括延迟电路，其被配置为从参考时钟生成经延迟参考时钟。示例还包括被配置为生成选通信号的锁存器。 | ||
| 搜索关键词： | 用于 高速 存储器 子系统 脉冲 扩展 时钟发生器 电路 方法 | ||
【主权项】：
1.一种存储器装置，包括：存储器，被配置为接收存储器时钟；以及单级逻辑门，被配置为从参考时钟产生所述存储器时钟，所述存储器时钟是门控时钟并且具有比所述参考时钟更宽的脉冲宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780074593.8/，转载请声明来源钻瓜专利网。
- 上一篇：盘片存放装置和盘片存档装置
- 下一篇：基于电阻的存储器编译器
