[发明专利]一种可减少封装芯片尺寸封装基板及其制备方法与应用在审
| 申请号： | 201810024992.X | 申请日： | 2018-01-11 |
| 公开（公告）号： | CN108281409A | 公开（公告）日： | 2018-07-13 |
| 发明（设计）人： | 董建 | 申请（专利权）人： | 苏州通富超威半导体有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L21/48 |
| 代理公司： | 南京苏科专利代理有限责任公司 32102 | 代理人： | 蒋慧妮 |
| 地址： | 215000 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种可减少封装芯片尺寸封装基板及其制备方法与应用，该封装基板在普通基板上进行阻焊丝印形成阻焊层；对阻焊层进行表面粗糙度处理形成非浸润性的抑制层，该抑制层设置于底部填充胶的两侧。以上基本可应用于芯片的封装结构。本发明的有益效果体现在：通过预处理对基板进行处理，可以有针对性的对填充胶的溢流宽度进行控制；在封装完成后无需对抑制层进行额外处理，相对于现有技术中通过工艺控制更方便快捷，精确度高，可靠性强。间接的减小了封装芯片尺寸，为其他元器件的布置提供更多的空间。 | ||
| 搜索关键词： | 封装芯片 抑制层 基板 尺寸封装 阻焊层 制备 应用 表面粗糙度处理 预处理 焊丝 底部填充胶 封装基板 封装结构 工艺控制 对基板 非浸润 填充胶 减小 溢流 元器件 封装 芯片 | ||
【主权项】：
1.一种可减少封装芯片尺寸封装基板，包括一基板，其特征在于：所述基板上设置有用于抑制底部填充时的底部填充胶溢流的非浸润性的抑制层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州通富超威半导体有限公司，未经苏州通富超威半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810024992.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体芯片封装和叠层封装
- 下一篇：互连结构及其形成方法
