[发明专利]引线框的制造方法和引线框有效
| 申请号： | 201810045059.0 | 申请日： | 2018-01-17 |
| 公开（公告）号： | CN108364873B | 公开（公告）日： | 2023-07-07 |
| 发明（设计）人： | 石桥贵弘 | 申请（专利权）人： | 株式会社三井高科技 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48;H01L23/495 |
| 代理公司： | 北京奉思知识产权代理有限公司 11464 | 代理人： | 刘欣欣;张润华 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种引线框的制造方法，包括：在金属板上形成图案的图案形成步骤，其中，图案包括：芯片焊盘、设置在芯片焊盘的周围的多条引线、设置为遮断多条引线与芯片焊盘的面对该多条引线的侧面之间的空间的虚设焊盘；在图案形成步骤之后利用镀层掩膜覆盖金属板的前表面的掩膜步骤，其中，镀层掩膜覆盖芯片焊盘的全部和虚设焊盘的至少一部分，并且包括形成为使多条引线的在芯片焊盘侧处的末端部露出的开口部；以及在掩膜步骤之后经由镀层掩膜的开口部在多条引线的末端部中形成镀膜的镀层步骤。 | ||
| 搜索关键词： | 引线 制造 方法 | ||
【主权项】：
1.一种引线框的制造方法，包括：在金属板上形成图案的图案形成步骤，其中，所述图案包括：芯片焊盘；多条引线，该多条引线设置在所述芯片焊盘的周围；虚设焊盘，该虚设焊盘设置为遮断所述多条引线与所述芯片焊盘的面对所述多条引线的侧面之间的空间；在所述图案形成步骤之后利用镀层掩膜覆盖所述金属板的前表面的掩膜步骤，其中，所述镀层掩膜覆盖所述芯片焊盘的全部和所述虚设焊盘的至少一部分，并且所述镀层掩膜包括形成为用于使所述多条引线的在芯片焊盘侧处的末端部露出的开口部；以及在所述掩膜步骤之后的经由所述镀层掩膜的所述开口部在所述多条引线的所述末端部中形成镀膜的镀层步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社三井高科技，未经株式会社三井高科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810045059.0/，转载请声明来源钻瓜专利网。
- 上一篇：电子制品及其制造方法
- 下一篇：一种柔性基板上银电路的保护方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
