[发明专利]一种带隙基准电路

摘要

本发明公开了一种带隙基准电路，包括：主体电路，运算放大器的反相输入端与第一晶体管的发射极耦合，运算放大器的同相输入端与第二晶体管的发射极通过第三电阻耦合，第一PMOS管、第二PMOS管的源极与电源端连接，栅极与运算放大器的输出端耦合，第一PMOS管的漏极以及第一电阻的一端与反相输入端耦合，第二PMOS管的漏极以及第二电阻的一端均与同相输入端耦合；电压输出模块，包括N条并联的输出支路，每条输出支路包括分路PMOS管和分路参考电阻，PMOS管的源极均与电源端连接，分路PMOS管的栅极均与运算放大器的输出端耦合，分路PMOS管的漏极与该支路中的分路参考电阻连接。

主权项

1.一种带隙基准电路，其特征在于，包括：主体电路，包括运算放大器、第一晶体管、第二晶体管、第一PMOS管、第二PMOS管、第一电阻、第二电阻和第三电阻，所述运算放大器的反相输入端与所述第一晶体管的发射极耦合，所述运算放大器的同相输入端与所述第二晶体管的发射极通过所述第三电阻耦合，所述第一PMOS管、所述第二PMOS管的源极均与电源端连接，所述第一PMOS管、所述第二PMOS管的栅极均与所述运算放大器的输出端耦合，所述第一PMOS管的漏极以及所述第一电阻的一端均与所述反相输入端耦合，所述第二PMOS管的漏极以及所述第二电阻的一端均与所述同相输入端耦合，所述第一电阻、所述第二电阻的另一端均接地；电压输出模块，所述电压输出模块包括N条并联的输出支路，每条输出支路包括分路PMOS管和分路参考电阻，每条输出支路中的分路PMOS管的源极均与所述电源端连接，每条输出支路中的分路PMOS管的栅极均与所述运算放大器的输出端耦合，每条输出支路中的分路PMOS管的漏极与该支路中的分路参考电阻的一端连接，该支路中的分路参考电阻的另一端接地，所述N条输出支路并联成一路后连接输出端，所述输出端输出带隙基准电压，其中，N为大于1的整数。