[发明专利]优先化错误检测与调度有效
| 申请号： | 201810051991.4 | 申请日： | 2018-01-19 |
| 公开（公告）号： | CN108491288B | 公开（公告）日： | 2023-09-08 |
| 发明（设计）人： | M·D·赫顿;S·R·阿特萨特 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G11C29/44;G11C11/412 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘瑜;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 集成电路可以包括多个配置随机存取存储器(CRAM)区段，其将逻辑区段配置为执行用户定义的功能。由CRAM区段配置的逻辑电路可以在其对于集成电路的操作的关键度方面变化。可以向错误检测电路提供优先化错误检测调度，允许对用于配置对集成电路的操作而言关键的逻辑电路的区段进行更频繁的检查。在给定CRAM区段中检测到错误时，灵敏度映射可以用于确定对应于有错误的CRAM区段的逻辑位置。灵敏度处理器可以向逻辑位置指派关键度等级，并且可以基于对应于区段的关键度等级和逻辑位置来确定针对有错误的CRAM区段的适当校正动作。 | ||
| 搜索关键词： | 优先 错误 检测 调度 | ||
【主权项】：
1.一种用于对由集成电路使用的存储器单元的阵列执行优先化错误检测的方法，所述方法包括：在错误检测电路处接收优先化错误检测调度，所述优先化错误检测调度规定针对所述存储器单元的阵列的第一子集进行更频繁的错误检测，而针对所述存储器单元的阵列的第二子集进行不那么频繁的错误检测；以及利用所述错误检测电路，基于所述优先化错误检测调度来对所述存储器单元的阵列执行优先化错误检测。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810051991.4/，转载请声明来源钻瓜专利网。
- 上一篇：内存地址监控方法、装置及电子设备
- 下一篇：固件保护方法及装置
