[发明专利]一种通过频率计测量中央处理器内部锁相环稳定性的方法有效
| 申请号： | 201810069453.8 | 申请日： | 2018-01-24 |
| 公开（公告）号： | CN108418580B | 公开（公告）日： | 2021-11-26 |
| 发明（设计）人： | 罗进宇;张坤;冯杰 | 申请（专利权）人： | 晶晨半导体（上海）股份有限公司 |
| 主分类号： | H03L7/085 | 分类号： | H03L7/085;H03B5/32;G06F11/22 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 201203 上海市浦东新区张江*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种通过频率计测量中央处理器内部锁相环稳定性的方法，包括：中央处理器向晶体电路输出震荡激励信号；晶体电路根据震荡激励信号产生时钟信号；内部环路通过设置在中央处理器上的一输出端口输出未经锁相环的时钟信号；采用一频率计，接收未经锁相环的时钟信号并进行时钟精度测试以得到第一测试结果；内部环路输出经过锁相环的时钟信号；采用频率计，接收经过锁相环的时钟信号并进行时钟精度测试以得到第二测试结果；根据预设策略对第一测试结果和第二测试结果进行比较处理以得到锁相环的稳定性结果。本发明的有益效果：不需要购买昂贵的示波器，操作简单，能够避免晶体的影响，测量到PLL准确的精度。 | ||
| 搜索关键词： | 一种 通过 频率计 测量 中央处理器 内部 锁相环 稳定性 方法 | ||
【主权项】：
1.一种通过频率计测量中央处理器内部锁相环稳定性的方法，其特征在于，所述中央处理器包括内部环路和晶体电路；所述方法包括：步骤S1、所述中央处理器向所述晶体电路输出震荡激励信号；步骤S2、所述晶体电路根据所述震荡激励信号产生时钟信号；步骤S3、所述内部环路通过设置在所述中央处理器上的一输出端口输出未经锁相环的所述时钟信号；步骤S4、采用一频率计，所述频率计连接所述输出端口，所述频率计接收未经所述锁相环的所述时钟信号并进行时钟精度测试以得到第一测试结果；步骤S5、所述内部环路通过设置在所述中央处理器上的所述输出端口输出经过所述锁相环的所述时钟信号；步骤S6、采用所述频率计，所述频率计连接所述输出端口，所述频率计接收经过所述锁相环的所述时钟信号并进行时钟精度测试以得到第二测试结果；步骤S7、根据预设策略对所述第一测试结果和所述第二测试结果进行比较处理以得到所述锁相环的稳定性结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于晶晨半导体（上海）股份有限公司，未经晶晨半导体（上海）股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810069453.8/，转载请声明来源钻瓜专利网。
