[发明专利]位线的制作方法有效
| 申请号： | 201810101479.6 | 申请日： | 2018-02-01 |
| 公开（公告）号： | CN110112119B | 公开（公告）日： | 2021-02-09 |
| 发明（设计）人： | 陈品宏;陈意维;蔡志杰;陈姿洁;郑存闵;许启茂 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L21/60 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种位线的制作方式，包含首先提供一基底，基底上覆盖有一非晶硅层，然后形成一氮化钛层覆盖并接触非晶硅层，之后形成一钛层覆盖氮化钛层，然后形成一导电层覆盖钛层，接着进行一加热制作工艺，将氮化钛层转化成一含氮硅化钛层并且将钛层转化为硅化钛层，然后再图案化导电层、硅化钛层、含氮硅化钛层和非晶硅层以形成一位线。 | ||
| 搜索关键词： | 制作方法 | ||
【主权项】：
1.一种用于动态随机处理存储器的位线，其特征在于，包含：导电硅层；含氮硅化钛/硅化钛层，接触该导电硅层；以及导电层，覆盖该含氮硅化钛/硅化钛层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810101479.6/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装
- 下一篇：IMD测试结构及半导体器件
