[发明专利]一种同步计数器

摘要

本发明公开了一种同步计数器，包括输入端COUNTER ENABLE、输入端CLOCK、输出端CARRY、输出端CARRY_B、状态输出端Q₀、状态输出端Q₁、状态输出端Q₂和状态输出端Q₃、触发器DFF1、触发器DFF2、触发器DFF3、触发器DFF4、触发器DFF5、二输入与非门ND1、二输入或非门NR1、二输入与非门ND2、二输入或非门NR2、二输入与非门ND3、二输入或非门NR3和非门INV1，其中，触发器DFF1、触发器DFF2、触发器DFF4的输入端和输出端分别包括输入端EN1和输入端T1以及输出端Q1和输出端QN1，触发器DFF3和触发器DFF5的输入端和输出端分别包括输入端ENB和输入端T2以及输出端Q2和输出端QN2，输入端COUNTER ENABLE分别与触发器DFF1的输入端EN1、二输入与非门ND1的输入端以及触发器DFF2的输入端EN1连接。

主权项

1.一种同步计数器，其特征在于，包括输入端COUNTER ENABLE、输入端CLOCK、输出端CARRY、输出端CARRY_B、状态输出端Q₀、状态输出端Q₁、状态输出端Q₂、状态输出端Q₃、第一触发器DFF1、第二触发器DFF2、第三触发器DFF3、第四触发器DFF4、第五触发器DFF5、第一二输入与非门ND1、第一二输入或非门NR1、第二二输入与非门ND2、第三二输入与非门ND3、第二二输入或非门NR2和第三二输入或非门NR3、第一非门INV1，其中，所述第一触发器DFF1、所述第二触发器DFF2、所述第四触发器DFF4的输入端和输出端分别包括输入端EN1和输入端T1以及输出端Q1和输出端QN1，所述第三触发器DFF3和第五触发器DFF5的输入端和输出端分别包括输入端ENB和输入端T2以及输出端Q2和输出端QN2，所述输入端COUNTER ENABLE分别与所述第一触发器DFF1的输入端EN1、所述第一二输入与非门ND1的第二输入端以及所述第二触发器DFF2的输入端EN1连接，所述输入端CLOCK分别与所述第一触发器DFF1的输入端T1、所述第二触发器DFF2的输入端T1、所述第三触发器DFF3的输入端T2、所述第四触发器DFF4的输入端T1以及第五触发器DFF5的输入端T2连接，所述第一触发器DFF1的输出端Q1分别与所述输出端CARRY、所述第一二输入与非门ND1的第一输入端和所述第二二输入与非门ND2的第一输入端连接，所述第一触发器DFF1的输出端QN1分别与所述输出端CARRY_B、所述第一二输入或非门NR1的第一输入端和所述第二二输入或非门NR2的第一输入端连接，所述第一二输入与非门ND1的输出端与所述第三触发器DFF3的输入端ENB连接，所述第三触发器DFF3的输出端QN2分别与所述第一二输入或非门NR1的第二输入端和所述第三二输入或非门NR3的第一输入端连接，所述第四触发器DFF4的输出端QN1与所述第三二输入或非门NR3的第二输入端连接，所述第三二输入或非门NR3的输出端分别与所述第二二输入与非门ND2的第二输入端和所述第三二输入与非门ND3的第一输入端连接，所述第二二输入与非门ND2的输出端与所述第五触发器DFF5的输入端ENB连接，所述第五触发器DFF5的输出端QN2与所述第一非门INV1的输入端连接，所述第一非门INV1的输出端与所述第三二输入与非门ND3的第二输入端连接，所述第三二输入与非门ND3的输出端与所述第二二输入或非门NR2的第二输入端连接，所述第二触发器DFF2的输出端Q1、所述第三触发器DFF3的输出端Q2、所述第四触发器DFF4的输出端Q1和所述第五触发器DFF5的输出端Q2分别连接有状态输出信号Q₀、状态输出信号Q₁、状态输出信号Q₂和状态输出信号Q₃。