[发明专利]一种用于高速多路接口总线的差分时钟树电路

摘要

本发明公开了一种用于高速多路接口总线的差分时钟树电路。本用于高速多路接口总线的差分时钟树电路具有低抖动、结构简单、可以级联和抗噪声能力强的特点，还可以高速时钟的长距离传输。本发明高度对称的全模拟差分时钟树电路，具有低抖动、结构简单、可以级联，抗噪声能力强，可以高速时钟的长距离传输。基于该差分时钟树电路形成的级联电路则为全差分结构，差分结构成对出现，对噪声的抑制能力强；其次，差分时钟树电路采用的结构是差分输入/输出的结构形式，可实现级联；再次，采用场效应管偏置供电，可以屏蔽电源以及地上的噪声，实现低抖动特性；最后，采用晶体管的集电极串联电阻降低差分信号的摆幅，驱动能力强，可实现长距离的传输。

主权项

1.一种用于高速多路接口总线的差分时钟树电路，其特征在于，包含多级差分子时钟电路；所述每级差分子时钟电路包含晶体管M1和晶体管M2组成的差分电路，所述晶体管M1的漏极D串联电阻R1，在晶体管M2的漏极D串联电阻R2，晶体管M1和晶体管M2的源极S均与场效应管MB1的漏极D电相连，所述场效应管MB1的源极S接地；晶体管M1和晶体管M2的漏极D分别作为差分信号的两个输出端。