[发明专利]具有三维沟道的复合栅IGBT芯片的制作方法有效
| 申请号： | 201810149985.2 | 申请日： | 2018-02-13 |
| 公开（公告）号： | CN108766885B | 公开（公告）日： | 2020-09-11 |
| 发明（设计）人： | 刘国友;朱春林;朱利恒 | 申请（专利权）人： | 株洲中车时代电气股份有限公司 |
| 主分类号： | H01L21/331 | 分类号： | H01L21/331;H01L29/423 |
| 代理公司： | 北京聿宏知识产权代理有限公司 11372 | 代理人： | 吴大建;陈伟 |
| 地址： | 412001 湖*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种具有三维沟道的复合栅IGBT芯片的制作方法，包括：在晶圆基片的上表面形成第一氧化层；对第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；对P阱上的第三预设位置进行刻蚀，形成沟槽，沟槽深度大于P阱深度；在沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；在沟槽内以及第一氧化层和第二氧化层上形成多晶硅层，沟槽内的多晶硅填满沟槽；对多晶硅层上的第四预设位置进行刻蚀，裸露出沟槽的沟槽口以及部分P阱上方的第二氧化层。本发明制作方法制成的IGBT芯片既具有较好的耐压性，同时也增大了沟道密度，从而大幅度提升了芯片电流密度。 | ||
| 搜索关键词： | 具有 三维 沟道 复合 igbt 芯片 制作方法 | ||
【主权项】：
1.一种具有三维沟道的复合栅IGBT芯片的制作方法，其特征为，包括：在晶圆基片的上表面形成第一氧化层；对所述第一氧化层上的第一预设位置进行刻蚀，裸露出下方的晶圆基片；将P型杂质注入到裸露的晶圆基片的第二预设位置，并使其扩散第一结深形成P阱；对所述P阱上的第三预设位置进行刻蚀，形成沟槽，所述沟槽深度大于所述P阱深度；在所述沟槽内表面以及裸露的晶圆基片上表面形成第二氧化层；在所述沟槽内以及所述第一氧化层和第二氧化层上形成多晶硅层，所述沟槽内的多晶硅填满所述沟槽；对所述多晶硅层上的第四预设位置进行刻蚀，裸露出所述沟槽的沟槽口以及部分所述P阱上方的第二氧化层，以使得所述第一氧化层和第二氧化层上的多晶硅形成平面栅极，并使得所述沟槽内的多晶硅形成沟槽栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株洲中车时代电气股份有限公司，未经株洲中车时代电气股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810149985.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
