[发明专利]半导体集成电路器件有效
| 申请号： | 201810154403.X | 申请日： | 2012-08-28 |
| 公开（公告）号： | CN108109649B | 公开（公告）日： | 2021-10-26 |
| 发明（设计）人： | 池端菜月;田中一雄;户羽健夫;荒川政司 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C11/4076;G11C11/4091;G11C11/4093;G11C11/4096 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 程晨 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体集成电路器件。本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部(节点D)的电位将变高。将所述电位输入(负反馈)到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位(负反馈)将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。 | ||
| 搜索关键词： | 半导体 集成电路 器件 | ||
【主权项】：
1.一种半导体集成电路器件，具有：外部连接端子，用于接收来自外部的输入信号；以及与所述外部连接端子连接的差分放大电路，其中，所述差分放大电路包括：接收来自所述外部连接端子的输入信号的第1差分输入部、接收基准电压的第2差分输入部、以及共同连接于所述第1差分输入部和所述第2差分输入部的尾电流源，所述尾电流源接收所述第1差分输入部的电流和所述第2差分输入部的电流，以及其中所述第1差分输入部侧的电流被检测并反馈到所述尾电流源，以控制流经所述尾电流源的尾电流。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810154403.X/，转载请声明来源钻瓜专利网。
