[发明专利]掩模及其制造方法、半导体装置有效
| 申请号： | 201810179971.5 | 申请日： | 2013-11-26 |
| 公开（公告）号： | CN108321143B | 公开（公告）日： | 2021-07-16 |
| 发明（设计）人： | 百浓宽之 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L21/66;H01L27/146;G06F30/392 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 高培培;车文 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种掩模及其制造方法、半导体装置。掩模(MSK)具有衬底(SB)、有效像素形成用区域和基准用图案形成用区域。在有效像素形成用区域中配置有用于形成构成像素的像素构成部件的像素用图案(PTN1m)。在基准用图案形成用区域中配置有用于表示基准位置的基准用图案(PTN21m～PTN28m)，该基准位置是本来在有效像素形成用区域中配置像素用图案(PTN1m)的位置。像素用图案(PTN1m)以比基准位置偏向有效像素形成用区域的中央侧的方式配置。 | ||
| 搜索关键词： | 及其 制造 方法 半导体 装置 | ||
【主权项】：
1.一种掩模，具备：基板，具有主表面；有效像素形成用区域，配置在所述基板的所述主表面上，具有矩形的平面形状；以及基准用图案形成用区域，配置在所述有效像素形成用区域的周围，在所述有效像素形成用区域中配置有用于形成像素的多个像素用图案，在所述基准用图案形成用区域中，以分别与构成所述有效像素形成用区域的外缘的4边中在第一方向上延伸的第一边和在与所述第一方向垂直的第二方向上延伸的第二边相对的方式，以所述有效像素形成用区域的中央为中心而对称地各配置有两处基准用图案以表示基准位置，该基准位置是所述多个像素用图案本来要配置的位置，所述多个像素用图案以比所述基准位置偏向所述有效像素形成用区域的中央侧的方式配置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810179971.5/，转载请声明来源钻瓜专利网。
