[发明专利]一种三维NAND铁电存储器及其制备方法在审

专利信息
申请号: 201810181017.X 申请日: 2018-03-05
公开(公告)号: CN108428701A 公开(公告)日: 2018-08-21
发明(设计)人: 廖敏;刘晨;陈新;曾斌建;彭强祥;周益春 申请(专利权)人: 湘潭大学
主分类号: H01L27/11507 分类号: H01L27/11507;H01L27/11509
代理公司: 广州三环专利商标代理有限公司 44202 代理人: 宋静娜;郝传鑫
地址: 411100 湖*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种三维NAND铁电存储器及其制备方法,涉及半导体技术领域,该铁电存储器包括水平衬底,设置在所述水平衬底内的公共源极,所述水平衬底上表面至少设置两个阵列串,两个所述阵列串之间通过第一介质层隔开;所述阵列串包括垂直于所述水平衬底的柱型半导体区域,位于所述柱型半导体区域上的氧保护层和引线层,依此包裹所述柱型半导体区域的铁电薄膜层,缓冲层和与第二介质层相堆叠的控制栅电极;其中,所述引线层穿透所述氧保护层与所述柱型半导体区域的上表面接触。
搜索关键词: 半导体区域 柱型 铁电存储器 衬底 保护层 介质层 引线层 制备 三维 半导体技术领域 衬底上表面 控制栅电极 铁电薄膜层 公共源极 缓冲层 上表面 堆叠 隔开 穿透 垂直
【主权项】:
1.一种铁电存储器的制备方法,其特征在于,包括:在水平衬底层上通过刻蚀和离子注入形成公共源极;通过化学气相沉淀方法在所述水平衬底层上依此堆叠第二介质层和牺牲层,形成原始阵列串;通过刻蚀在所述原始阵列串形成至少两个第一通孔,且两个所述第一通孔的下表面与所述水平衬底层相接触;在两个所述第一通孔内依此沉积铁电薄膜层和缓冲层,刻蚀两个所述第一通孔底面上的所述铁电薄膜层和所述缓冲层;在两个所述第一通孔内和所述原始阵列串表面沉积多晶硅形成两个柱型半导体区域,刻蚀与两个所述柱型半导体区域相邻的区域形成第二通孔,且所述第二通孔的下表面与所述公共源极相接触;刻蚀所述牺牲层,并在所述牺牲层的位置沉积控制栅极,刻蚀位于所述第二通孔侧壁上的所述控制栅极,向所述第二通孔和与所述第二通过相邻的表面沉积第一介质层;刻蚀所述第一介质层在两个所述柱型半导体区域上形成引线通孔,并通过沉积和刻蚀在两个所述引线通孔上形成引线块。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湘潭大学,未经湘潭大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810181017.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top