[发明专利]三维半导体存储器装置在审
| 申请号： | 201810200364.2 | 申请日： | 2018-03-12 |
| 公开（公告）号： | CN108694971A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | 金昶泛;金成勋 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C8/14 | 分类号： | G11C8/14;G11C8/10 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 张帆;赵南 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种三维半导体存储器装置，其包括：单元串，其从衬底的顶表面竖直地延伸，并且包括第一单元晶体管和第二单元晶体管；第一字线和第二字线，其分别连接至第一单元晶体管的栅电极和第二单元晶体管的栅电极；第一传输晶体管，其将第一字线连接至行解码器；以及第二传输晶体管，其将第二字线连接至行解码器。第一传输晶体管包括在第一字线与行解码器之间并联连接的多个第一子晶体管。 | ||
| 搜索关键词： | 字线 单元晶体管 传输晶体管 行解码器 三维半导体存储器 栅电极 并联连接 顶表面 晶体管 衬底 竖直 延伸 | ||
【主权项】：
1.一种三维半导体存储器装置，包括：单元串，其从衬底的顶表面竖直地延伸，并且包括第一单元晶体管和第二单元晶体管；第一字线和第二字线，其分别连接至所述第一单元晶体管的栅电极和所述第二单元晶体管的栅电极；第一传输晶体管，其将所述第一字线连接至行解码器；以及第二传输晶体管，其将所述第二字线连接至所述行解码器，其中所述第一传输晶体管包括在所述第一字线与所述行解码器之间并联连接的多个第一子晶体管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810200364.2/，转载请声明来源钻瓜专利网。
