[发明专利]基于FPGA的动态部分重构系统及方法

摘要

本发明提供一种基于FPGA的动态部分重构系统及方法，包括重构任务开发模型、ICAP控制器和存储子系统；重构任务开发模型包含软件任务、硬件任务和委托任务；软件任务是基于Linux多线程的开发，硬件任务是具有接口规范的由VHDL实现的逻辑电路，委托任务是轻量级的Linux线程，通过委托任务能像控制软件任务一样控制硬件任务；ICAP控制器由DMA控制器和ICAP控制逻辑组成；存储子系统由附加控制器、内存管理单元、内存控制器、任务仲裁器和突发访问长度转换器组成。本发明实现了用于硬件任务与系统应用软件层进行数据交互，降低了重构应用开发的难度，减少了用户对器件底层硬件的直接操作，加快了重构应用的开发速度。

主权项

1.一种基于FPGA的动态部分重构系统，该系统分为三部分：由Linux内核之上的重构任务开发模型、位于FPGA逻辑资源区域的ICAP控制器和存储子系统组成；其特征在于：所述重构任务开发模型，包含软件任务、硬件任务和委托任务；软件任务是基于Linux多线程的开发，硬件任务是具有接口规范的由VHDL实现的逻辑电路，委托任务是轻量级的Linux线程，通过委托任务能像控制软件任务一样控制硬件任务；所述内部配置端口ICAP控制器由直接内存访问DMA控制器和ICAP控制逻辑组成；所述存储子系统由附加控制器、内存管理单元、内存控制器、任务仲裁器和突发访问长度转换器组成；所示DMA控制器通过接收处理器系统PS的请求，完成比特配置文件从内存到ICAP控制器的加载，同时将配置文件加载到位转换状态机；附加控制器通过AXI总线实现与处理器系统的互联，并将存储子系统的状态信息返回到处理器系统，同时将访问地址发送到内存管理单元，内存管理单元控制内存控制器实现访问虚拟地址到物理地址的转换，任务总裁器在内存控制器的控制下对硬件任务进行选择，突发访问长度转换器对任务仲裁器传来的访问地址进行转换并发送到内存管理单元。