[发明专利]半导体器件及其制造方法在审
| 申请号： | 201810258639.8 | 申请日： | 2018-03-27 |
| 公开（公告）号： | CN108389802A | 公开（公告）日： | 2018-08-10 |
| 发明（设计）人： | 王昊;陈洪雷;闻永祥 | 申请（专利权）人： | 杭州士兰集成电路有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/08;H01L29/78 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;张靖琳 |
| 地址： | 310018 浙江省杭州市杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种半导体器件及其制造方法。该制造方法包括：在衬底上形成栅叠层；在所述栅叠层上形成停止层，所述停止层共形地覆盖所述栅叠层；在所述停止层上形成牺牲层；将所述牺牲层图案化，使得所述牺牲层在所述栅叠层侧壁的部分保留从而形成牺牲侧墙；采用所述栅叠层和所述牺牲侧墙作为第一硬掩模，在所述衬底上进行第一次离子注入，以形成源漏区；去除所述牺牲侧墙；以及采用所述栅叠层作为第二硬掩模，在所述衬底上进行第二次离子注入，以形成轻掺杂漏区。该方法采用同一个光致抗蚀剂掩模，采用牺牲侧墙作为附加的硬掩模形成源漏区，在去除牺牲侧墙之后形成轻掺杂漏区，从而减少光致抗蚀掩模的数量以及降低制造成本。 | ||
| 搜索关键词： | 栅叠层 牺牲侧墙 停止层 硬掩模 衬底 半导体器件 轻掺杂漏区 牺牲层 源漏区 去除 制造 光致抗蚀剂掩模 光致抗蚀掩模 牺牲层图案 一次离子 制造成本 侧壁 共形 离子 保留 覆盖 申请 | ||
【主权项】：
1.一种半导体器件的制造方法，包括：在衬底上形成栅叠层；在所述栅叠层上形成停止层，所述停止层共形地覆盖所述栅叠层；在所述停止层上形成牺牲层；将所述牺牲层图案化，使得所述牺牲层在所述栅叠层侧壁的部分保留从而形成牺牲侧墙；采用所述栅叠层和所述牺牲侧墙作为第一硬掩模，在所述衬底上进行第一次离子注入，以形成源漏区；去除所述牺牲侧墙；以及采用所述栅叠层作为第二硬掩模，在所述衬底上进行第二次离子注入，以形成轻掺杂漏区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司，未经杭州士兰集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810258639.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
