[发明专利]半导体器件

摘要

本发明涉及一种半导体器件。衬底具有NMOS区域和PMOS区域。第一栅电极结构设置在衬底的NMOS区域上。第一栅电极结构包括第一阻挡层、第一栅电极层和第二阻挡层，其如所列的次序堆叠。第二栅电极结构设置在PMOS区域上。第二栅电极结构包括第三阻挡层、第二栅电极层和第三栅电极层，其如所列的次序堆叠。第一栅电极层和第三栅电极层包括基本相同的材料。第二阻挡层和第二栅电极层包括基本相同的材料。

主权项

1.一种半导体器件，包括：衬底，其具有NMOS区域和PMOS区域；层间绝缘层，其设置在所述衬底上，具有设置在所述衬底的所述NMOS区域中的第一沟槽和设置在所述衬底的所述PMOS区域中的第二沟槽；第一盖层，其设置在所述第一沟槽的上部中；第一栅极绝缘层，其设置在所述第一沟槽的下部中并且沿着所述第一沟槽的侧壁和底表面延伸；第一栅电极结构，其设置在所述第一沟槽的所述下部中并且设置在所述第一栅极绝缘层上，其中所述第一栅电极结构包括设置在所述第一栅极绝缘层上的第一阻挡层、设置在所述第一阻挡层上的第一栅电极层、以及设置在所述第一栅电极层上的第二阻挡层；第二盖层，其设置在所述第二沟槽的上部中；第二栅极绝缘层，其设置在所述第二沟槽的下部中并且沿着所述第二沟槽的侧壁和底表面延伸；以及第二栅电极结构，其设置在所述第二沟槽的所述下部中并且设置在所述第二栅极绝缘层上，其中所述第二栅电极结构包括设置在所述第二栅极绝缘层上的第三阻挡层、设置在所述第三阻挡层上的第二栅电极层、以及设置在所述第二栅电极层上的第三栅电极层，其中所述第二阻挡层、所述第一盖层、所述第一栅极绝缘层、所述第一阻挡层和所述第一栅电极层填充所述第一沟槽，其中所述第三栅电极层、所述第二盖层、所述第二栅极绝缘层、所述第三阻挡层和所述第二栅电极层填充所述第二沟槽，其中所述第一栅电极层和所述第三栅电极层包括基本相同的材料，其中所述第二阻挡层和所述第二栅电极层包括基本相同的材料，以及其中所述第二栅电极层和所述第三栅电极层包括不同的材料。