[发明专利]半导体掩模层的制作方法在审
| 申请号： | 201810272485.8 | 申请日： | 2018-03-29 |
| 公开（公告）号： | CN110323129A | 公开（公告）日： | 2019-10-11 |
| 发明（设计）人： | 张峰溢;李甫哲;林盈志;林刚毅 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种半导体掩模层的制作方法，包含：首先提供一第一材料层以及一第二材料层位于该第一材料层上，其上定义有一元件区以及一周边区，然后形成多个牺牲层图案与多个间隙壁于该第二材料层上的该元件区内，其中每两个间隙壁位于各该牺牲层图案的两侧，接着进行一第一蚀刻步骤，移除该牺牲层图案，再进行一第二蚀刻步骤，移除部分该第二材料层，且曝露部分该元件区的该第一材料层，以及进行一第三蚀刻步骤，移除该元件区内的部分该第一材料层，以于该第一材料层中形成多个第一凹槽。 | ||
| 搜索关键词： | 第一材料 蚀刻 第二材料层 牺牲层图案 移除 半导体掩模层 间隙壁 元件区 周边区 曝露 制作 | ||
【主权项】：
1.一种半导体掩模层的制作方法，其特征在于，包含：提供一第一材料层以及一第二材料层位于该第一材料层上，其上定义有一元件区以及一周边区；形成多个牺牲层图案与多个间隙壁于该第二材料层上的该元件区内，其中每个间隙壁位于各该牺牲层图案的周围；进行一第一蚀刻步骤，移除该牺牲层图案；进行一第二蚀刻步骤，移除部分该第二材料层，且曝露部分该元件区的该第一材料层；以及进行一第三蚀刻步骤，移除该元件区内的部分该第一材料层，以于该第一材料层中形成多个第一凹槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810272485.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种空气桥的制作方法以及空气桥
- 下一篇：一种铬掺杂黑硅材料及其制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
