[发明专利]一种套刻对准的检测方法有效
| 申请号： | 201810302059.4 | 申请日： | 2018-04-04 |
| 公开（公告）号： | CN110349874B | 公开（公告）日： | 2021-06-04 |
| 发明（设计）人： | 柏耸;陈可;宋涛;沈满华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 高伟;冯永贞 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种套刻对准的检测方法。所述方法包括：提供第一膜层，在所述第一膜层中形成有若干间隔设置的参照图案；在第一膜层上对准地形成第二膜层并获取对准偏差数值，在所述第二膜层上形成有开口，以相对于所述开口的中心轴对称地露出部分所述参照图案；以所述第二膜层为掩膜蚀刻所述参照图案，以去除露出的所述参照图案；去除所述第二膜层；获取剩余的所述参照图案的信号不对称值；根据所述信号不对称值判断所述第一膜层和所述第二膜层是否对准。本发明提供了一种套刻对准的检测方法，所述方法可以对所述第一膜层和第二膜层之间是否对准进行准确的判断，以确保第一膜层和第二膜层之间完全对准，避免由对准偏差导致器件的性能和良率下降。 | ||
| 搜索关键词： | 一种 对准 检测 方法 | ||
【主权项】：
1.一种套刻对准的检测方法，其特征在于，所述方法包括：提供第一膜层，在所述第一膜层中形成有若干间隔设置的参照图案；在所述第一膜层上对准地形成第二膜层并获取对准偏差数值，在所述第二膜层上形成有开口，以相对于所述开口的中心轴对称地露出部分所述参照图案；以所述第二膜层为掩膜蚀刻所述参照图案，以去除露出的所述参照图案；去除所述第二膜层；获取剩余的所述参照图案的信号不对称值；根据所述信号不对称值判断所述第一膜层和所述第二膜层是否对准。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810302059.4/，转载请声明来源钻瓜专利网。
- 上一篇：提供接合连接的装置和方法
- 下一篇：一种测量晶圆表面电荷密度变化的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
