[发明专利]一种基于射频收发器芯片的多通道测相系统及方法有效
| 申请号： | 201810310785.0 | 申请日： | 2018-04-09 |
| 公开（公告）号： | CN108667466B | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 余华章;任崇武 | 申请（专利权）人： | 成都泰格微波技术股份有限公司 |
| 主分类号： | H04B1/00 | 分类号： | H04B1/00;H04B1/40;H04B17/11;H04B17/21;H04B17/391;H04L25/06 |
| 代理公司： | 51260 成都巾帼知识产权代理有限公司 | 代理人： | 潘文林<国际申请>=<国际公布>=<进入 |
| 地址： | 610000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于射频收发器芯片的多通道测相系统及方法，系统主要采用射频收发器芯片和FPGA实现。利用射频收发器芯片接收8个通道模拟射频信号，完成模拟混频、零中频采样、数字抽取滤波、数字信号校正等处理流程，单片射频收发器芯片即可完成两个通道的RF射频信号处理，完全实现数模一体化设计。FPGA主要是是完成测相算法实现和射频收发器芯片的控制、参数加载工作。系统中还采用JESD204B高速串行接口，实现FPGA和射频收发器芯片之间的数据交互和同步功能，设计简单、成本低廉，而且可以实现多个通道的0至6G的宽频带测相功能，测相精度达到0.1°以内，可以广泛应用于雷达、通信、工业控制等领域。 | ||
| 搜索关键词： | 射频收发器芯片 多通道 相系统 高速串行接口 数字信号校正 数模一体化 参数加载 处理流程 工业控制 射频信号 数据交互 数字抽取 算法实现 通道模拟 同步功能 信号处理 宽频带 零中频 采样 单片 混频 滤波 雷达 通信 应用 | ||
【主权项】：
1.一种基于射频收发器芯片的多通道测相系统，其特征在于：它包括4片射频收发器芯片、晶振、锁相环、时钟分配和产生芯片和FPGA芯片，所述的晶振产生晶振源并通过锁相环产生射频收发器芯片的本振信号，每片射频收发器芯片接收相邻两个通道的射频信号并分别进行混频、采样、滤波、抽取、校正和增益放大后，得到每一个射频信号对应的优化后的IQ数字信号，通过JESD204B接口传输到FPGA芯片，FPGA芯片通过JESD204B接口接收优化后的IQ数字信号，将相邻两个通道中每个通道优化后的IQ数字信号相互混频得到该通道的零频信号，再通过FFT运算得到每个通道零频处的相位，以通道1作为参考，计算通道2~8与通道1的相位差，时钟分配和产生芯片产生4片射频收发器芯片需要的参考时钟和同步信号，并且产生FPGA芯片的JESD204B接口需要的同步信号。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都泰格微波技术股份有限公司，未经成都泰格微波技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810310785.0/，转载请声明来源钻瓜专利网。
