[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810326639.7 | 申请日： | 2018-04-12 |
| 公开（公告）号： | CN108695327B | 公开（公告）日： | 2023-09-12 |
| 发明（设计）人： | 赵珉熙;金俊秀;金熙中;安泰玧;山田悟;李元锡;全南镐;郑文泳;许基宰;弘载昊 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B12/00 | 分类号： | H10B12/00 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 翟然 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：衬底，包括下半导体层、在所述下半导体层上的上半导体层、以及在所述下半导体层与所述上半导体层之间的掩埋绝缘层；第一沟槽，在所述上半导体层中，具有在所述掩埋绝缘层之上的最下表面；第一导电图案，凹入所述第一沟槽中；第二沟槽，在所述下半导体层、所述掩埋绝缘层和所述上半导体层中；第二导电图案，在所述第二沟槽中；以及第一源极/漏极区，在所述第一导电图案与所述第二导电图案之间的所述上半导体层中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810326639.7/，转载请声明来源钻瓜专利网。
- 上一篇：易失性存储器件
- 下一篇：静态随机存取存储器元件及形成方法
