[发明专利]一种显示器的数字驱动式像素电路

摘要

本发明公开了一种微型显示器的像素电路，像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管：第一晶体管的栅极连接至选通线、源极连接至数据线、漏极连接至第二晶体管的漏极以及第三晶体管的栅极以及第四晶体管的栅极；第二晶体管的栅极连接至第三晶体管的漏极以及第四晶体管的漏极以及第五晶体管的栅极、其源极连接至第一像素电源或地、其漏极连接至第一晶体管的漏极以及第三晶体管的栅极以及第四晶体管的栅极。与现有方案相比，该电路的布局面积小，像素密度得到进一步提高，提供的负电压驱动方式提高了发光亮度和发光效率、提高了对比度。

主权项

1.一种显示器的像素电路，包括发光器件，其特征在于：所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，且所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管皆只有打开和关闭两种状态；所述第一晶体管为P型晶体管或N型晶体管，所述第一晶体管栅极连接至选通线，所述第一晶体管的源极或漏极连接至数据线，所述第一晶体管的漏极或源极连接至所述第二晶体管的漏极以及所述第三晶体管的栅极以及所述第四晶体管的栅极；所述第二晶体管为P型晶体管或N型晶体管，所述第二晶体管的栅极连接至所述第三晶体管的漏极以及所述第四晶体管的漏极以及所述第五晶体管的栅极，所述第二晶体管的源极连接至所述第一像素电源或地，所述第二晶体管的漏极连接至所述第一晶体管的漏极或源极以及所述第三晶体管的栅极以及所述第四晶体管的栅极；所述第三晶体管为P型晶体管，所述第三晶体管的栅极连接至所述第一晶体管的漏极或源极以及所述第四晶体管的栅极，所述第三晶体管的源极连接至所述第一像素电源，所述第三晶体管的漏极连接至所述第二晶体管的栅极以及所述第五晶体管的栅极以及所述第四晶体管的漏极；所述第四晶体管为N型晶体管，所述第四晶体管的栅极连接至所述第一晶体管的漏极或源极以及所述第三晶体管的栅极，所述第四晶体管的源极连接至地，所述第四晶体管的漏极连接至所述第二晶体管的栅极以及所述第五晶体管的栅极以及所述第三晶体管的漏极；所述第五晶体管为P型晶体管，所述第五晶体管的栅极连接至所述第二晶体管的栅极以及所述第三晶体管的漏极以及所述第四晶体管的漏极，所述第五晶体管的源极连接至所述第二像素电源，所述第五晶体管的漏极连接至所述发光器件的一端。