[发明专利]一种CMOS后端工艺嵌入式的铁电随机存储器及其制备方法在审
申请号: | 201810348938.0 | 申请日: | 2018-04-18 |
公开(公告)号: | CN108520878A | 公开(公告)日: | 2018-09-11 |
发明(设计)人: | 廖佳佳;彭强祥;曾斌建;廖敏;周益春 | 申请(专利权)人: | 湘潭大学 |
主分类号: | H01L27/11507 | 分类号: | H01L27/11507;H01L27/11509;H01L49/02 |
代理公司: | 厦门智慧呈睿知识产权代理事务所(普通合伙) 35222 | 代理人: | 杨唯 |
地址: | 411100 湖南省湘*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出一种高存储密度、低工艺成本、CMOS后端工艺嵌入式的铁电随机存储器及其制备方法。利用新型铁电材料氧化铪或者氧化锆的低温退火工艺特点,结合合适的上下金属电极,将该电容集成到CMOS后端工艺线中,实现信息存储、读取。此外,本发明还公开了一种与0.13μm CMOS工艺线完全兼容、不需要特殊阻挡层及封装技术、抗辐照性能好的铁电存储器的制备方法。 | ||
搜索关键词: | 制备 铁电随机存储器 嵌入式 读取 抗辐照性能 铁电存储器 低温退火 电容集成 工艺成本 工艺特点 金属电极 铁电材料 信息存储 工艺线 氧化铪 氧化锆 阻挡层 封装 兼容 存储 | ||
【主权项】:
1.一种CMOS后端工艺嵌入式的铁电随机存储器的制备方法,具体步骤包括:步骤一:金属氧化物半导体场效应晶体管的制备,以及多层通孔、层间介质、金属互联,直至最后一层金属布线形成之前;步骤二:利用化学机械抛光技术将通孔填充后的表面磨平,改善表面粗糙度;步骤三:制备铁电电容的金属底电极;步骤四:制备铁电层;步骤五:制备铁电电容的金属顶电极;步骤六:金属‑铁电层‑金属电容结构刻蚀,将铁电电容集成在经过化学机械抛光工艺的通孔的正上方;步骤七:钝化层的形成以及最后一层通孔的刻蚀和填充;步骤八:外围电路互联以及封装,完成铁电随机存储器的制备。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湘潭大学,未经湘潭大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810348938.0/,转载请声明来源钻瓜专利网。
- 上一篇:闪存单元及半导体结构的制备方法
- 下一篇:一种高密度铁电存储器单元
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的