[发明专利]极性码的速率匹配方法及设备有效
申请号: | 201810349158.8 | 申请日: | 2017-03-24 |
公开(公告)号: | CN108809513B | 公开(公告)日: | 2019-07-12 |
发明(设计)人: | 徐晨;张公正;李榕;张华滋;黄凌晨 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请实施例提供一种极性码的速率匹配方法及设备,该方法包括:根据母码长度N和速率匹配方式进行极化编码,得到极化编码后的编码比特,所述速率匹配方式为第一速率匹配方式或第二速率匹配方式,所述N为正整数;根据所述速率匹配方式对应的比特存储顺序,将所述极化编码后的编码比特存储至循环缓存中,其中,所述第一速率匹配方式与所述第二速率匹配方式对应的比特存储顺序相同;根据所述速率匹配方式对应的比特读取顺序,从所述循环缓存中读取速率匹配的输出序列,所述第一速率匹配方式与所述第二速率匹配方式对应的比特读取顺序不同。本实施例可以降低硬件的复杂度,降低硬件所占的面积。 | ||
搜索关键词: | 速率匹配方式 读取 比特存储 极化编码 速率匹配 循环缓存 极性码 输出序列 复杂度 正整数 母码 申请 | ||
【主权项】:
1.一种极性码的速率匹配方法,其特征在于,包括:根据母码长度N,信息比特个数K和速率匹配方式对应的比特位置,对信息比特进行极化编码,得到极化编码后的编码比特,所述速率匹配方式为缩短或者打孔,所述N,K为正整数;对所述极化编码后的编码比特进行交织,获得交织后的编码比特;将所述交织后的编码比特按照交织后的比特顺序存储至循环缓存中;从所述循环缓存中按照所述速率匹配方式对应的比特读取的起点位置开始,顺序读取M个比特作为输出序列,所述M为目标码长,其中,所述速率匹配方式为缩短对应的比特读取的起点位置与所述速率匹配方式为打孔对应的比特读取的起点位置不同。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810349158.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种编译码的方法、装置及系统
- 下一篇:一种数据传输方法及相关设备