[发明专利]集成电路及其制造方法有效
| 申请号： | 201810409999.3 | 申请日： | 2018-05-02 |
| 公开（公告）号： | CN109390284B | 公开（公告）日： | 2021-05-04 |
| 发明（设计）人： | 曹钧涵;吴啟明;陈奕寰;蔡正原 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 张福根;冯志云 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种制造多电压装置的方法，此方法包含在半导体基底的逻辑区中形成一对逻辑栅极堆叠并且在多电压装置区中形成一对装置栅极堆叠，这对逻辑栅极堆叠和这对装置栅极堆叠包含第一虚设栅极材料，这对装置栅极叠层也包含功函数调整层。此方法还包含在这对逻辑栅极堆叠上方沉积第二虚设栅极材料。以n型材料从这对逻辑栅极堆叠的第一逻辑栅极堆叠上方置换第一虚设栅极材料和第二虚设栅极材料。以p型材料从这对逻辑栅极堆叠的第二逻辑栅极堆叠上方置换第一虚设栅极材料和第二虚设栅极材料。 | ||
| 搜索关键词： | 集成电路 及其 制造 方法 | ||
【主权项】：
1.一种集成电路的制造方法，包括：在一半导体基底的一逻辑区中形成一对逻辑栅极堆叠，且在该半导体基底的一多电压装置区中形成一对装置栅极堆叠，其中该对逻辑栅极堆叠和该对装置栅极堆叠包含一第一虚设栅极材料，且其中该对装置栅极堆叠包含一功函数调整层；在该对逻辑栅极堆叠上方沉积一第二虚设栅极材料；以一n型栅极材料从该对逻辑栅极堆叠的一第一逻辑栅极堆叠上方置换该第一虚设栅极材料和该第二虚设栅极材料；以一p型栅极材料从该对逻辑栅极堆叠的一第二逻辑栅极堆叠上方置换该第一虚设栅极材料和该第二虚设栅极材料；在该对逻辑栅极堆叠上方沉积一氧化物层；在该逻辑区和该多电压装置区上方沉积一金属层；以及处理该金属层，以在该对装置栅极堆叠的一第一装置栅极堆叠和一第二装置栅极堆叠中形成一金属硅化物层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810409999.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
