[发明专利]一种高速低功耗四/五预分频器在审
| 申请号： | 201810458057.4 | 申请日： | 2018-05-14 |
| 公开（公告）号： | CN108322212A | 公开（公告）日： | 2018-07-24 |
| 发明（设计）人： | 魏启迪;朱晓锐;章国豪 | 申请（专利权）人： | 广东工业大学 |
| 主分类号： | H03K23/00 | 分类号： | H03K23/00;H03L7/089;H03L7/18 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张春水;唐京桥 |
| 地址： | 510060 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高速低功耗四/五预分频器，包括：第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；或非门N1的输出端与NMOS晶体管M2的栅极连接；第二NMOS晶体管M2的漏极与NMOS晶体管M1的源极连接；第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；第三级真单相时钟触发器DFF2的输出端通过非门N3连接或非门N1的第一输入端；或非门N1的第二输入端连接控制信号M。 | ||
| 搜索关键词： | 单相时钟 触发器 输出端 或非门 第三级 输入端连接 预分频器 栅极连接 低功耗 第一级 非门 漏极 从锁存器 控制信号 源极连接 主锁存器 输入端 | ||
【主权项】：
1.一种高速低功耗四/五预分频器，其特征在于，包括：第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；或非门N1的输出端与NMOS晶体管M2的栅极连接；第二NMOS晶体管M2的漏极与NMOS晶体管M1的源极连接；第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；第三级真单相时钟触发器DFF2的输出端通过非门N3连接或非门N1的第一输入端；或非门N1的第二输入端连接控制信号M。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东工业大学，未经广东工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810458057.4/，转载请声明来源钻瓜专利网。
