[发明专利]一种FPGA芯片自激励变频动态老炼电路

摘要

本发明公开了一种FPGA芯片自激励变频动态老炼电路，包括第一时钟自激励产生电路、第二时钟自激励产生电路、结温检测电路、时钟频率控制电路、老炼功能测试电路，第一时钟自激励产生电路，用于产生频率为fH的时钟信号Clk_H；第二时钟自激励产生电路，用于产生频率为fL的时钟信号Clk_L；结温检测电路，用于监测FPGA的结温状态，输出超温报警信号OT至时钟变频控制电路；时钟变频控制电路，根据超温报警信号OT选择频率时钟信号Clk_H或者CLK_L输出至老炼功能测试电路；老炼功能测试电路，用于验证FPGA内部逻辑资源在老炼测试环境下的功能。本发明FPGA可根据实际结温状态自动调节动态老炼时内部逻辑的工作频率，从而保护芯片不会超结温工作。

主权项

1.一种FPGA芯片自激励变频动态老炼电路，其特征在于包括第一时钟自激励产生电路、第二时钟自激励产生电路、结温检测电路、时钟频率控制电路、老炼功能测试电路，其中：第一时钟自激励产生电路，用于产生频率为fH的时钟信号Clk_H，使得整个FPGA内部逻辑由时钟信号Clk_H的驱动时所产生的温升Th与老炼试验环境温度Tc之和大于预设的安全结温Tj；第二时钟自激励产生电路，用于产生频率为fL的时钟信号Clk_L，使得整个FPGA内部逻辑由时钟信号Clk_L的驱动时所产生的温升Tl与老炼试验环境温度Tc之和小于预设的安全结温Tj；结温检测电路，用于监测FPGA的结温状态，当FPGA的结温达到或超过预设的安全结温Tj时，输出有效的超温报警信号OT至时钟变频控制电路，否则，输出无效的超温报警信号OT；时钟变频控制电路，当超温报警信号OT有效时，选择时钟信号Clk_L输出至老炼功能测试电路；否则，选择频率时钟信号Clk_H输出至老炼功能测试电路；老炼功能测试电路，用于验证FPGA内部逻辑资源在老炼测试环境下的功能。