[发明专利]半导体封装结构

摘要

本发明提供一种半导体封装结构，包括可挠性基材、多个第一测试垫、多个第二测试垫、多个第一导电线路、多个第二导电线路及芯片。可挠性基材具有相对的第一表面与第二表面，其中这些第一导电线路设置于第一表面上，并通过贯穿可挠性基材的多个第一导电通孔分别电性连接设置于第二表面上的这些第一测试垫。各第二导电线路包括设置于第一表面上的第二引脚与设置于第二表面上的连接线，且各第二引脚通过贯穿可挠性基材的第二导电通孔连接对应的连接线。这些第二测试垫设置于第二表面上，且各连接线连接对应的第二测试垫。芯片设置于第一表面上，并电性连接这些第一引脚与这些第二引脚。

主权项

1.一种半导体封装结构，其特征在于，包括：可挠性基材，具有相对的第一表面与第二表面，所述第一表面具有芯片设置区、延伸区以及位于所述芯片设置区与所述延伸区之间的中间区，所述第二表面具有测试区，其中所述测试区对位于所述延伸区，且所述测试区具有第一测试垫区与第二测试垫区，所述第一测试垫区较所述第二测试垫区远离所述芯片设置区；多个第一测试垫，设置于所述第一测试垫区内；多个第二测试垫，设置于所述第二测试垫区内；多个第一导电线路，所述多个第一导电线路的每一包括第一引脚与第一接垫，并设置于所述第一表面上，所述多个第一接垫位于所述延伸区内，所述多个第一引脚的每一自所述芯片设置区内向外延伸经过所述中间区而终止于所述延伸区，并连接对应的所述第一接垫，所述多个第一接垫分别对位重叠于所述多个第一测试垫，并分别通过贯通所述延伸区与所述测试区的多个第一导电通孔而电性连接；多个第二导电线路，所述多个第二导电线路的每一包括第二引脚与连接线，所述多个第二引脚设置于所述第一表面上，并与所述多个第一引脚交错排列，所述多个第二引脚的每一自所述芯片设置区内向外延伸并终止于所述中间区，所述多个连接线设置于所述第二表面上，所述多个连接线的每一的第一端通过贯穿所述可挠性基材的第二导电通孔连接对应的所述第二引脚，且所述多个连接线的每一的第二端连接对应的所述第二测试垫；以及芯片，设置于所述芯片设置区内，并电性连接所述多个第一引脚与所述多个第二引脚。