[发明专利]形成三维存储器的下部半导体图案的方法以及三维存储器有效
| 申请号： | 201810489031.6 | 申请日： | 2018-05-21 |
| 公开（公告）号： | CN108666318B | 公开（公告）日： | 2019-06-07 |
| 发明（设计）人： | 石晓静;王健舻;曾明;耿静静;许宗珂;朱九方 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L27/11524 | 分类号： | H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 骆希聪 |
| 地址： | 430205 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种形成三维存储器的下部半导体图案的方法以及三维存储器。该方法包括以下步骤：提供半导体结构，所述半导体结构具有衬底和位于所述衬底上的堆叠层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；形成垂直贯穿所述堆叠层且到达所述衬底的多个沟道孔；通过所述多个沟道孔去除所述衬底中的杂质，所述去除步骤形成从所述多个沟道孔侧壁向所述衬底侧向凸伸的缺口；以及在所述多个沟道孔底部形成带有掺杂剂的半导体材料作为下部半导体图案，所述半导体材料填充所述缺口。本发明可以提高三维存储器的底部选择栅的阈值电压的均一性。 | ||
| 搜索关键词： | 三维存储器 衬底 沟道 半导体图案 堆叠层 半导体材料 半导体结构 去除 第二材料层 侧向凸伸 垂直贯穿 第一材料 交替堆叠 阈值电压 掺杂剂 均一性 孔侧壁 选择栅 填充 | ||
【主权项】：
1.一种形成三维存储器的下部半导体图案的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底和位于所述衬底上的堆叠层，所述堆叠层包括交替堆叠的多个第一材料层和多个第二材料层；形成垂直贯穿所述堆叠层且到达所述衬底的多个沟道孔；通过所述多个沟道孔去除所述衬底中的杂质，所述去除步骤形成从所述多个沟道孔侧壁向所述衬底侧向凸伸的缺口；在所述多个沟道孔底部形成带有掺杂剂的半导体材料作为下部半导体图案，所述半导体材料填充所述缺口，所述掺杂剂的掺杂浓度与被去除而形成所述缺口的衬底材料的掺杂浓度相当。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810489031.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
