[发明专利]一种提高处理器主频的流水线细分装置有效
| 申请号： | 201810530629.5 | 申请日： | 2018-05-29 |
| 公开（公告）号： | CN108845832B | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | 肖建青;张洵颖;李红桥;赵翠华;崔媛媛 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 杨博 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高处理器主频的流水线细分装置，其连接顺序依次为指令Cache访问级、指令Cache选择级、译码级、寄存器访问级、执行级、数据Cache访问级、数据Cache选择级、异常处理级和数据写回级。通过降低片上一级Cache的访问延迟从而提高处理器主频的流水细分，从而满足在不增加Cache容量时能够提高处理器主频、或者在增加Cache容量后不损失处理器主频的实际应用需求。 | ||
| 搜索关键词： | 一种 提高 处理器 主频 流水线 细分 装置 | ||
【主权项】：
1.一种提高处理器主频的流水线细分装置，其特征在于，其连接顺序依次为指令Cache访问级、指令Cache选择级、译码级、寄存器访问级、执行级、数据Cache访问级、数据Cache选择级、异常处理级和数据写回级；其中指令Cache访问级完成对指令Cache的TAG‑SRAM和DATA‑SRAM的访问，并且将访问结果及其对应的地址寄存到级间寄存器中；指令Cache选择级根据上述级间寄存器中的内容完成指令Cache命中判断和目标指令的选择；其中数据Cache访问级完成对数据Cache的TAG‑SRAM和DATA‑SRAM的访问，并且将访问结果及其对应的地址寄存到级间寄存器中；数据Cache选择级根据上述级间寄存器中的内容完成数据Cache命中判断和目标数据的选择。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810530629.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种分支处理方法与系统
- 下一篇：智能关机方法、装置及计算机可读存储介质
