[发明专利]双大马士革通孔工艺的返工方法有效
申请号: | 201810544851.0 | 申请日: | 2018-05-31 |
公开(公告)号: | CN108565216B | 公开(公告)日: | 2020-11-24 |
发明(设计)人: | 李镇全 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/312 | 分类号: | H01L21/312;H01L21/768 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201315 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种双大马士革通孔工艺的返工方法,包括如下步骤:步骤一、双大马士革的通孔穿过第一低K介质层,在第一低K介质层上形成有第二DARC层,在第二DARC层的表面上形成有图形化的第三金属硬掩模层;在形成有第三金属硬掩模层的第二DARC层上涂布由ODL层、SHB层和PR层叠加而成的基于涂层的用于定义通孔的三层结构。步骤二、进行通孔的光刻显影。步骤三、进行显影后检测,在显影后检测超范围时进行去除三层结构的返工工艺;返工工艺中PR层、SHB层和ODL层都采用干法刻蚀工艺去除且是在同一干法刻蚀设备中依次去除。本发明能减少返工工艺的步骤,提高返工效率和质量。 | ||
搜索关键词: | 大马士革 工艺 返工 方法 | ||
【主权项】:
1.一种双大马士革通孔工艺的返工方法,其特征在于,包括如下步骤:步骤一、双大马士革的通孔穿过第一低K介质层,在所述第一低K介质层上形成有第二DARC层,在所述第二DARC层的表面上形成有图形化的第三金属硬掩模层;定义所述通孔的掩模结构包括基于涂层的三层结构,三层结构分别为ODL层、SHB层和PR层;在形成有所述第三金属硬掩模层的所述第二DARC层上涂布所述三层结构;步骤二、进行所述通孔的光刻显影,显影后的所述PR层中将所述通孔的形成区域打开;步骤三、进行显影后检测,在所述显影后检测超范围时进行去除所述三层结构的返工工艺;去除所述三层结构的返工工艺中所述PR层、所述SHB层和所述ODL层都采用干法刻蚀工艺去除且是在同一干法刻蚀设备中依次去除。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810544851.0/,转载请声明来源钻瓜专利网。
- 上一篇:集成电路的制造方法
- 下一篇:一种汽车用雪崩二极管的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造