[发明专利]一种具有EDAC容错的存储器故障注入设计及验证方法有效
| 申请号： | 201810549625.1 | 申请日： | 2018-05-31 |
| 公开（公告）号： | CN108766501B | 公开（公告）日： | 2020-06-30 |
| 发明（设计）人： | 崔媛媛;张海金;娄冕;王会敏;马子轩;刘虎兵 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | G11C29/10 | 分类号： | G11C29/10;G06F15/78 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 高博 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种具有EDAC容错的存储器故障注入设计及验证方法，分工作模式分别对数据/指令域和校验域的读写访问进行不同的控制，在测试模式下，对数据/指令域进行读操作时，仅使数据/指令域的读操作的控制信号有效，实现数据/指令域的测试读访问；对校验域进行读操作时，仅使校验域的读操作的控制信号有效，实现校验域的测试读访问，对数据/指令域进行故障注入时，仅使数据/指令域的写操作的控制信号有效，对校验域进行故障注入时，仅使校验域的写操作的控制信号有效，实现数据/指令域以及校验域的任意故障注入。本发明实现了数据/指令域和校验域独立的读写访问，确保存储器进行容错设计之后的可测试性。 | ||
| 搜索关键词： | 一种 具有 edac 容错 存储器 故障 注入 设计 验证 方法 | ||
【主权项】：
1.一种具有EDAC容错的存储器故障注入设计及验证方法，其特征在于，分工作模式分别对数据/指令域和校验域的读写访问进行不同的控制，在测试模式下，对数据/指令域进行读操作时，仅使数据/指令域的读操作的控制信号有效，实现数据/指令域的测试读访问；对校验域进行读操作时，仅使校验域的读操作的控制信号有效，实现校验域的测试读访问，对数据/指令域进行故障注入时，仅使数据/指令域的写操作的控制信号有效，对校验域进行故障注入时，仅使校验域的写操作的控制信号有效，实现数据/指令域以及校验域的任意故障注入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810549625.1/，转载请声明来源钻瓜专利网。
