[发明专利]一种实现容错功能的异构多核处理器组织结构

摘要

本发明是一种实现容错功能的异构多核处理器组织结构，其特征在于：所述的异构多核处理器组织结构由PISA，ARM1、ARM2组成三个内核；其中ARM1与ARM2采用指令集相同；整体结构分为三个层次：应用级、内核级、系统调用级；每个内核有本地存储，共享内存，每个核通过共享内存的方式相互通信，在执行任务时，每一个阶段开始时，每个内核相同的任务，本发明的有益效果：同构三模冗余执行过程主要采用的是空间冗余换取处理器系统可靠性，对于任何类型的任务都是在三个同构系统模块上执行三次，效率低下，功耗较高，不能充分利用任务多样性的特点，面向异构系统的容错系统的高性能调度方案，在实现系统容错的同时又提高了系统执行任务的效率，实现系统的高性能容错。

主权项

1.一种实现容错功能的异构多核处理器组织结构，其特征在于：所述的异构多核处理器组织结构由PISA，ARM1、ARM2组成三个内核；其中ARM1与ARM2采用指令集相同，不同的性能配置；整体结构分为三个层次：应用级、内核级、系统调用级；每个内核有本地存储，共享内存，每个核通过共享内存的方式相互通信，在执行任务时，每一个阶段开始时，每个内核相同的任务，在每一个T时刻结束时，每个核的执行任务的速度因而会有所不同，每隔时间T，同步一次，选取执行任务较快的节点作为同步标准，而不需要等三个节点都执行完才可以同步，当前系统执行到T时刻时，到了同步的时刻T，由于每个核的当前执行任务的速度不一致，核C的机构与当前执行的任务最匹配，执行最快，内核C会把执行结果存储到相关寄存器或者存储单元中，其他落后的两个核则抛弃尚未执行完的任务，而接受C核的执行结果，当前时刻采用C核的任务作为下一次任务开始的起点，而不在等待最慢的A，B核执行完之后再开始，这样当任务进入到下一阶段时，三个内核又可以从同一状态开始执行，能够充分发挥不同的内核的特点，与任务相匹配的内核又会再次领先，然后再执行同步，直到任务执行完成。