[发明专利]在电子芯片中的半导体区域的制作有效

专利信息
申请号: 201810691907.5 申请日: 2018-06-28
公开(公告)号: CN109216281B 公开(公告)日: 2023-05-23
发明(设计)人: F·朱利恩 申请(专利权)人: 意法半导体(鲁塞)公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L27/092;H10B41/30
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华;董典红
地址: 法国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请涉及在电子芯片中的半导体区域的制作。可以使用一种方法来制造通过隔离沟槽分离的第一半导体区域和第二半导体区域。半导体衬底用第一氮化硅层覆盖。第一区域用可以相对于氮化硅被选择性蚀刻的保护层覆盖。该结构用第二氮化硅层覆盖。沟槽被蚀刻通过第二氮化硅层和第一氮化硅层并用填充氧化硅填充到位于保护层之上的水平。选择性地去除第二氮化硅层和位于第二区域上的第一氮化硅层的部分,并且去除保护层。通过湿法蚀刻选择性地蚀刻填充氧化物,从而在第二区域周围的填充氧化物的表面上产生凹坑。
搜索关键词: 电子 芯片 中的 半导体 区域 制作
【主权项】:
1.一种用于制造半导体器件的方法,所述方法包括:用第一氮化硅层覆盖半导体衬底的第一区域和第二区域;用能够相对于氮化硅被选择性地蚀刻的保护层覆盖所述半导体衬底的所述第一区域;在所述保护层上方形成第二氮化硅层;蚀刻穿过所述第二氮化硅层和所述第一氮化硅层、并进入所述半导体衬底中的沟槽;用填充氧化物填充所述沟槽至所述保护层的上表面之上的水平;选择性地去除被布置在所述第二区域上方的所述第二氮化硅层和所述第一氮化硅层;去除所述保护层;通过湿法蚀刻选择性地蚀刻所述填充氧化物,使得凹坑形成在所述第二区域周围的所述填充氧化物的表面上;和选择性地去除被布置在所述第一区域上方的所述第一氮化硅层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810691907.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top