[发明专利]在电子芯片中的半导体区域的制作有效
申请号: | 201810691907.5 | 申请日: | 2018-06-28 |
公开(公告)号: | CN109216281B | 公开(公告)日: | 2023-05-23 |
发明(设计)人: | F·朱利恩 | 申请(专利权)人: | 意法半导体(鲁塞)公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092;H10B41/30 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;董典红 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请涉及在电子芯片中的半导体区域的制作。可以使用一种方法来制造通过隔离沟槽分离的第一半导体区域和第二半导体区域。半导体衬底用第一氮化硅层覆盖。第一区域用可以相对于氮化硅被选择性蚀刻的保护层覆盖。该结构用第二氮化硅层覆盖。沟槽被蚀刻通过第二氮化硅层和第一氮化硅层并用填充氧化硅填充到位于保护层之上的水平。选择性地去除第二氮化硅层和位于第二区域上的第一氮化硅层的部分,并且去除保护层。通过湿法蚀刻选择性地蚀刻填充氧化物,从而在第二区域周围的填充氧化物的表面上产生凹坑。 | ||
搜索关键词: | 电子 芯片 中的 半导体 区域 制作 | ||
【主权项】:
1.一种用于制造半导体器件的方法,所述方法包括:用第一氮化硅层覆盖半导体衬底的第一区域和第二区域;用能够相对于氮化硅被选择性地蚀刻的保护层覆盖所述半导体衬底的所述第一区域;在所述保护层上方形成第二氮化硅层;蚀刻穿过所述第二氮化硅层和所述第一氮化硅层、并进入所述半导体衬底中的沟槽;用填充氧化物填充所述沟槽至所述保护层的上表面之上的水平;选择性地去除被布置在所述第二区域上方的所述第二氮化硅层和所述第一氮化硅层;去除所述保护层;通过湿法蚀刻选择性地蚀刻所述填充氧化物,使得凹坑形成在所述第二区域周围的所述填充氧化物的表面上;和选择性地去除被布置在所述第一区域上方的所述第一氮化硅层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810691907.5/,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置的制造方法
- 下一篇:存储器元件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造