[发明专利]接合电子元件的方法有效
| 申请号： | 201810695129.7 | 申请日： | 2018-06-29 |
| 公开（公告）号： | CN110660679B | 公开（公告）日： | 2021-10-08 |
| 发明（设计）人： | 曾晨威;李宗桦;李少谦 | 申请（专利权）人： | 欣兴电子股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/52 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 11019 | 代理人： | 寿宁 |
| 地址： | 中国台湾桃园市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种接合电子元件的方法，包含以下操作：提供线路基板，其具有顶表面及与顶表面相对的底表面，线路基板包含凹穴，其由底表面朝顶表面的方向凹陷，其中线路基板具有厚度。在封装平台上形成第一缓冲层，且第一缓冲层的厚度大于线路基板的厚度。在治具上形成第二缓冲层，且第二缓冲层的厚度大于线路基板的厚度。在封装平台与治具之间放置线路基板，其中底表面接触第一缓冲层，治具固定线路基板的顶表面的外围部分，且顶表面的外围部分接触第二缓冲层。将电子元件配置于线路基板的顶表面上。借此，本发明的接合电子元件的方法，可以改善在封装电子元件时所产生如空焊等的失效模式。 | ||
| 搜索关键词： | 接合 电子元件 方法 | ||
【主权项】：
1.一种接合电子元件的方法，其特征在于，包含以下操作：/n提供线路基板，所述线路基板具有顶表面及与所述顶表面相对的底表面，所述线路基板包含凹穴，其由所述底表面朝所述顶表面的方向凹陷，其中所述线路基板具有厚度；/n在封装平台上形成第一缓冲层，所述第一缓冲层的厚度大于所述线路基板的所述厚度；/n在治具上形成第二缓冲层，所述第二缓冲层的厚度大于所述线路基板的所述厚度；/n在所述封装平台与所述治具之间放置所述线路基板，其中所述底表面接触所述第一缓冲层，所述治具固定所述线路基板的所述顶表面的外围部分，且所述顶表面的所述外围部分接触所述第二缓冲层；以及/n将电子元件配置于所述线路基板的所述顶表面上。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于欣兴电子股份有限公司，未经欣兴电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810695129.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种芯片结构组装方法及芯片结构
- 下一篇：半导体结构的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
