[发明专利]FPGA逻辑代码的验证方法及装置在审
| 申请号： | 201810747792.7 | 申请日： | 2018-07-09 |
| 公开（公告）号： | CN108984403A | 公开（公告）日： | 2018-12-11 |
| 发明（设计）人： | 徐庆阳;刘冬培;刘勤让;沈剑良;吕平;钟丹;陈艇;朱珂;杨晓龙;李沛杰;汪欣;田晓旭;黑建平 | 申请（专利权）人： | 天津芯海创科技有限公司;天津市滨海新区信息技术创新中心 |
| 主分类号： | G06F11/36 | 分类号： | G06F11/36 |
| 代理公司： | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人： | 徐丽 |
| 地址： | 300450 天津市滨海新区*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种FPGA逻辑代码的验证方法及装置，属于计算机验证技术领域。本发明实施例提供的FPGA逻辑代码的验证方法及装置，通过将待测FPGA逻辑代码与搭建好的UVM验证环境进行逻辑对接，然后通过EDA工具，将待测FPGA逻辑代码集成至UVM验证环境中，得到UVM验证模块，并将编写的验证用例输入至UVM验证模块中，以完成对待测FPGA逻辑代码的验证，以使FPGA逻辑代码进行全面系统的验证，并且当板级测试遇到问题时，能够更好的通过EDA方式对问题进行复现，提升问题的定位速度和效率；同时，本发明能够充分复用FPGA开发工具生成的编译脚本，直接在验证环境中进行调用，避免重新开发编译脚本，节省了调试和编译时间。 | ||
| 搜索关键词： | 逻辑代码 验证 编译 验证模块 脚本 计算机验证 开发工具 板级 调用 复现 复用 调试 测试 开发 | ||
【主权项】：
1.一种FPGA逻辑代码的验证方法，其特征在于，包括：将待测FPGA逻辑代码与搭建好的UVM验证环境进行逻辑对接；通过EDA工具，将所述待测FPGA逻辑代码集成至所述UVM验证环境中，得到UVM验证模块；将编写的验证用例输入至所述UVM验证模块中，以完成对所述待测FPGA逻辑代码的验证。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津芯海创科技有限公司;天津市滨海新区信息技术创新中心，未经天津芯海创科技有限公司;天津市滨海新区信息技术创新中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810747792.7/，转载请声明来源钻瓜专利网。
