[发明专利]半导体装置在审
| 申请号： | 201810847573.6 | 申请日： | 2018-07-27 |
| 公开（公告）号： | CN110289249A | 公开（公告）日： | 2019-09-27 |
| 发明（设计）人： | 下川一生;内田雅之;东条启;田边成俊;伊藤宜司 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L23/535 | 分类号： | H01L23/535;H01L25/04 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种能够兼顾整体的薄化与线接合性的提高的半导体装置。在实施方式的半导体装置中，多个第1半导体芯片各自具有：第1端部，越靠下段的第1半导体芯片比上段的第1半导体芯片更朝第1方向突出而形成；以及第1电极垫，设置在第1端部，且接合着第1金属线。多个第2半导体芯片各自具有：第2端部，越靠下段的第2半导体芯片比上段的第2半导体芯片更朝第2方向突出；以及第2电极垫，设置在第2端部，且接合着第2金属线。第3半导体芯片具有：第1部分，重叠在第1芯片群之上；第2部分，比第1芯片群及第2芯片群更朝第2方向突出，且比第1部分厚；以及第3电极垫，设置在第2部分，且接合着第3金属线。 | ||
| 搜索关键词： | 半导体芯片 半导体装置 接合 电极垫 金属线 芯片群 下段 线接合 薄化 | ||
【主权项】：
1.一种半导体装置，具备：配线衬底；第1芯片群，具有在所述配线衬底之上呈阶梯状积层的多个第1半导体芯片；第2芯片群，具有在所述第1芯片群之上呈阶梯状积层的多个第2半导体芯片；第3半导体芯片，设置在所述第1芯片群与所述第2芯片群之间；第1金属线，将所述第1芯片群与所述配线衬底连接；第2金属线，将所述第2芯片群与所述配线衬底连接；以及第3金属线，将所述第3半导体芯片与所述配线衬底连接；且所述多个第1半导体芯片各自具有：第1端部，越靠下段的第1半导体芯片比上段的第1半导体芯片更朝第1方向突出而形成；以及第1电极垫，设置在所述第1端部，且接合着所述第1金属线；所述多个第2半导体芯片各自具有：第2端部，越靠下段的第2半导体芯片比上段的第2半导体芯片更朝与所述第1方向相反的第2方向突出而形成；以及第2电极垫，设置在所述第2端部，且接合着所述第2金属线；所述第3半导体芯片具有：第1部分，重叠在所述第1芯片群之上；第2部分，比所述第1芯片群及所述第2芯片群更朝所述第2方向突出，且比所述第1部分厚；以及第3电极垫，设置在所述第2部分，且接合着所述第3金属线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810847573.6/，转载请声明来源钻瓜专利网。
