[发明专利]一种人构性高介电常数的介电薄膜及其制备方法有效
| 申请号： | 201810852884.1 | 申请日： | 2018-07-30 |
| 公开（公告）号： | CN108962725B | 公开（公告）日： | 2022-10-18 |
| 发明（设计）人： | 吴春亚;以色列·米加;李昀儒 | 申请（专利权）人： | 美国麦可松科技有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02 |
| 代理公司： | 南京知识律师事务所 32207 | 代理人： | 李媛媛 |
| 地址： | 美国得克萨斯州*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种人构性高介电常数的介电薄膜及其制备方法。该介电薄膜包括多个周期性重叠的子薄膜单元，每个单元由低漏电材料的子薄膜与高介电材料的子薄膜重叠构成，每一层子薄膜的厚度均小于1nm；介电薄膜的最底层和最上层均为低漏电材料的子薄膜；低漏电材料和高介电材料的子薄膜均可以采用一种或多种不同材料；当介电薄膜采用多种不同材料时，每个子薄膜单元中，各子薄膜由最底层按漏电流先递增再递减的顺序排列，或按禁带宽度先递减再递增的顺序排列。本发明的人构性高介电常数介电薄膜具有高介电常数和低漏电流，可以用但不限于原子层沉积、化学气相沉积方法在低于300摄氏度的温度下制备而成，满足低温制备的需求。 | ||
| 搜索关键词： | 一种 人构性高 介电常数 薄膜 及其 制备 方法 | ||
【主权项】：
1.一种人构性高介电常数的介电薄膜，其特征在于，该介电薄膜包括多个周期性重叠的子薄膜单元，每个子薄膜单元由低漏电材料的子薄膜与高介电材料的子薄膜重叠构成，每一层子薄膜的厚度均小于1nm；所述介电薄膜的最底层和最上层均为低漏电材料的子薄膜；所述低漏电材料的子薄膜采用一种或者多种不同材料；所述高介电材料的子薄膜采用一种或者多种不同材料；当所述介电薄膜采用多种不同材料时，每个子薄膜单元中，各子薄膜由最底层按漏电流先递增再递减的顺序排列，或按禁带宽度先递减再递增的顺序排列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美国麦可松科技有限公司，未经美国麦可松科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810852884.1/，转载请声明来源钻瓜专利网。
- 上一篇：氧化物半导体薄膜和薄膜晶体管
- 下一篇：半导体器件的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
