[发明专利]半导体封装结构及其制造方法有效
| 申请号： | 201810986439.4 | 申请日： | 2018-08-28 |
| 公开（公告）号： | CN110504223B | 公开（公告）日： | 2021-02-19 |
| 发明（设计）人： | 涂清镇 | 申请（专利权）人： | 南茂科技股份有限公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L21/56 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 张晓霞;刘芳 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体封装结构，包括晶圆、图案化介电层、多个第二芯片以及底填胶体。晶圆包括多个第一芯片及将这些第一芯片分隔开来的多条切割道。各第一芯片上具有一芯片接合区。图案化介电层配置于晶圆上，并包括多个开口、多个点胶槽以及多个流道。开口分别暴露出芯片接合区。点胶槽分别位于切割道上。流道分别连通点胶槽与芯片接合区。各芯片接合区对应连通至少一点胶槽。第二芯片分别配置于芯片接合区。底填胶体位于点胶槽与流道内，并填充于第一芯片与第二芯片之间。本发明更提供一种半导体封装结构的制造方法。 | ||
| 搜索关键词： | 半导体 封装 结构 及其 制造 方法 | ||
【主权项】：
1.一种半导体封装结构，其特征在于，包括：/n晶圆，包括多个第一芯片以及将所述多个第一芯片分隔开来的多条切割道，其中各所述第一芯片上具有芯片接合区；/n图案化介电层，配置于所述晶圆上，所述图案化介电层包括多个开口、多个点胶槽以及多个流道，所述多个开口分别暴露出所述多个芯片接合区，所述多个点胶槽分别位于所述多个切割道上，所述多个流道分别连通所述多个点胶槽与所述多个芯片接合区，其中各所述芯片接合区对应连通至少一所述点胶槽；/n多个第二芯片，分别配置于所述多个芯片接合区；以及/n底填胶体，位于所述多个点胶槽及所述多个流道内并填充于所述多个第一芯片与所述多个第二芯片之间。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南茂科技股份有限公司，未经南茂科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810986439.4/，转载请声明来源钻瓜专利网。
