[发明专利]一种超结功率器件终端结构及其制备方法在审
| 申请号： | 201810989306.2 | 申请日： | 2018-08-28 |
| 公开（公告）号： | CN109119460A | 公开（公告）日： | 2019-01-01 |
| 发明（设计）人： | 任敏;何文静;宋炳炎;李泽宏;高巍;张金平;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L21/336;H01L29/78 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种超结功率器件终端结构及其制备方法，属于半导体功率器件技术领域。本发明通过在超结终端结构的外延层表面设置与外延层掺杂类型相反且直接与主结区相连的表面掺杂区，借此将主结边缘处的表面电场峰值引入终端结构体内，使得终端结构表面电场减小并趋于平坦化分布，也改善了工艺偏差对表面电场的影响，提高器件的击穿电压；同时，通过在超结终端结构边缘区域设置与外延层掺杂类型相反的非均匀掺杂柱区，借此改善了靠近截止环的终端掺杂柱区的不完全耗尽现象，提高了器件的耐压能力和可靠性。另外，该终端结构的制备工艺与元胞区兼容，且简单可控，有利于实现工业化生产。 | ||
| 搜索关键词： | 终端结构 超结 表面电场 掺杂类型 功率器件 掺杂柱 外延层 制备 半导体功率器件 外延层表面 边缘区域 表面掺杂 工艺偏差 击穿电压 耐压能力 制备工艺 边缘处 非均匀 截止环 平坦化 元胞区 主结区 耗尽 减小 可控 主结 兼容 体内 终端 引入 | ||
【主权项】：
1.一种超结功率器件终端结构，包括第一导电类型半导体衬底(1)和位于第一导电类型半导体衬底(1)上表面的第一导电类型半导体外延层(2)；所述第一导电类型半导体外延层(2)顶层一端设置有第二导电类型半导体主结区(5)，其另一端设置有第一导电类型半导体截止环(7)；其特征在于：所述第二导电类型半导体主结区(5)的下方具有与之接触的第二导电类型半导体元胞掺杂柱区(3)；第二导电类型半导体主结区(5)与第一导电类型半导体截止环(7)之间的第一导电类型半导体外延层(2)顶层具有第二导电类型半导体表面掺杂区(6)，其中第二导电类型半导体表面掺杂区(6)一侧与第二导电类型半导体主结区(5)接触，其另一侧通过第一导电类型半导体外延层(2)与第一导电类型半导体截止环(7)隔离；所述第二导电类型半导体表面掺杂区(6)的下方设置有第二导电类型半导体非均匀掺杂柱区(4)，第二导电类型半导体非均匀掺杂柱区(4)通过第一导电类型半导体外延层(2)与第二导电类型半导体元胞掺杂柱区(3)相隔离；所述第二导电类型半导体非均匀掺杂柱区(4)包括相互独立的多个第二导电类型半导体终端掺杂柱，多个第二导电类型半导体终端掺杂柱自靠近元胞区到远离元胞区依次排列，并且任意两个相邻的第二导电类型半导体终端掺杂柱通过第一导电类型半导体外延层(2)相隔离；所述多个第二导电类型半导体终端掺杂柱与第二导电类型半导体元胞掺杂柱区(3)的下表面平齐，其中靠近元胞区的第二导电类型半导体终端掺杂柱的上表面先与第二导电类型半导体表面掺杂区(6)的下表面接触，并随着逐渐远离元胞区，第二导电类型半导体终端掺杂柱上表面与第二导电类型半导体表面掺杂区(6)下表面之间的垂直距离逐渐增大。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810989306.2/，转载请声明来源钻瓜专利网。
- 上一篇：沟槽型超级结的制造方法
- 下一篇：一种超结MOS型功率半导体器件及其制备方法
- 同类专利
- 专利分类
