[发明专利]一种超结MOS型功率半导体器件及其制备方法有效

专利信息
申请号: 201810990451.2 申请日: 2018-08-28
公开(公告)号: CN109119461B 公开(公告)日: 2020-09-29
发明(设计)人: 张金平;王康;赵阳;罗君轶;刘竞秀;李泽宏;张波 申请(专利权)人: 电子科技大学
主分类号: H01L29/06 分类号: H01L29/06;H01L21/336;H01L29/78
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种超结MOS型器件及其制备方法,属于功率半导体器件技术领域。本发明在传统深槽MOS型器件的基础上,通过在漂移区中形成三维超结结构,以此克服厚漂移区和深沟槽所带来漂移区无法完全耗尽的问题,在提高器件耐压性能的同时能够降低其导通电阻,并且无需将栅极结构延伸到氧埋层以提供电场调节作用,从而能够降低栅电容,提高器件开关速度;并进一步引入缓冲层及High K介质区在提高漂移区掺杂浓度的同时保证三维超结结构的电荷平衡特性,进一步改善器件性能和可靠性。由于本发明器件具有U型的导电通道,可实现理想的超结特性,因此使得器件具有耐压高、比导通电阻低、开关速度快的特点,节约了芯片面积,降低了成本。
搜索关键词: 一种 mos 功率 半导体器件 及其 制备 方法
【主权项】:
1.一种超结MOS型功率半导体器件,其元胞结构纵向自下而上包括衬底电极(15)、衬底和第一导电类型半导体漂移区(10),第一导电类型半导体漂移区(10)表面一侧具有沟槽栅结构,沟槽栅结构包括沟槽栅电极(1)以及其侧面和底面的沟槽栅介质层(2);第一导电类型半导体漂移区(10)表面另一侧具有第一导电类型半导体漏区(9),第一导电类型半导体漏区(9)的上表面具有金属化漏极(5);沟槽栅结构与第一导电类型半导体漏区(9)之间的第一导电类型半导体漂移区(10)中具有深介质沟槽(4),深介质沟槽(4)与沟槽栅结构之间的第一导电类型半导体漂移区(10)顶层具有第二导电类型半导体体区(8),其中第二导电类型半导体体区(8)中具有相互独立的第一导电类型半导体源极区(6)和第二导电类型半导体接触区(7),第一导电类型半导体源极区(6)和第二导电类型半导体体区(8)通过侧面沟槽栅介质层(2)与沟槽栅电极(1)接触,第二导电类型半导体接触区(7)与深介质沟槽(4)直接接触;第一导电类型半导体源极区(6)和第二导电类型半导体接触区(7)的上表面具有金属化源极(3);金属化源极(3)和沟槽栅电极(1)通过介质层相隔离;其特征在于:衬底与第一导电类型半导体漂移区(10)之间设置有第一导电类型半导体缓冲层(12),第一导电类型半导体缓冲层(13)的下表面与衬底的上表面重合,第一导电类型半导体缓冲层(12)的上表面与第一导电类型半导体漂移区(10)的下表面重合;所述第一导电类型半导体漂移区(10)中还设置有第二导电类型半导体柱区(11),所述第二导电类型半导体柱区(11)沿深介质沟槽(4)横向延伸方向与第一导电类型半导体漂移区(10)交替相接形成三维超结结构,其中第二导电类型半导体柱区(11)与第一导电类型半导体漂移区(10)的上、下表面平齐;所述第二导电类型半导体柱区(11)和第一导电类型半导体漂移区(10)的上表面均与第一导电类型半导体漏区(9)、第二导电类型半导体体区(8)和底面沟槽栅介质层(2)的下表面接触,所述第二导电类型半导体柱区(11)和第一导电类型半导体柱区(10)的下表面均与第一导电类型半导体缓冲层(12)接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810990451.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code