[发明专利]一种屏蔽栅DMOS器件

摘要

一种屏蔽栅DMOS器件，属于功率半导体技术领域，本发明在控制栅电极和屏蔽栅电极之间设置一个额外的浮空栅电极，各电极之间由介质层相互隔离，由于引进了位置可调的浮空栅电极，器件的栅源电容得以减小，且栅源电容与栅漏电容的比值可调，同时浮空栅电极和接地的屏蔽栅电极的结合使得第一导电类型半导体漂移区内部的电场更加均匀地分布，因此本发明提出的一种屏蔽栅DMOS器件，减小了器件的开关损耗，提高了器件开关速度和耐压水平，改善了导通电阻和开关损耗的矛盾关系。

主权项

1.一种屏蔽栅DMOS器件，其特征在于：包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体重掺杂衬底(2)、第一导电类型半导体漂移区(3)和金属化源极(13)；所述第一导电类型半导体漂移区(3)上层具有槽栅结构和第二导电类型半导体体区(4)，所述第二导电类型半导体体区(4)位于槽栅结构两侧且与槽栅结构接触；所述第二导电类型半导体体区(4)的上层具有第二导电类型半导体重掺杂接触区(5)和第一导电类型半导体重掺杂源区(6)，所述第一导电类型半导体重掺杂源区(6)与槽栅结构接触；第二导电类型半导体重掺杂接触区(5)、第一导电类型半导体重掺杂源区(6)和槽栅结构的上表面均与金属化源极(13)接触；所述槽栅结构中具有绝缘介质层和被绝缘介质层完全包裹的控制栅电极(7)、浮空栅电极(8)和屏蔽栅电极(9)；所述绝缘介质层自上而下依次为第一介质层(10)、第二介质层(11)和第三介质层(12)；所述控制栅电极(7)位于第一介质层(10)中，所述浮空栅电极(8)位于第二介质层(11)中，所述屏蔽栅电极(9)位于第三介质层(12)中，且上表面与第二介质层(11)接触，下表面与第三介质层(12)接触；所述控制栅电极(7)上表面的结深小于第一导电类型半导体重掺杂源区(6)下表面的结深，控制栅电极(7)下表面的结深大于第二导电类型半导体体区(4)下表面的结深。