[发明专利]半导体存储装置有效
| 申请号： | 201811004525.7 | 申请日： | 2018-08-30 |
| 公开（公告）号： | CN110310687B | 公开（公告）日： | 2023-05-26 |
| 发明（设计）人： | 池田圭司;田中千加 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C11/4074 | 分类号： | G11C11/4074;G11C11/4091 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种抑制读取错误的半导体存储装置。半导体存储装置具备：第1存储单元MC，包括第1晶体管T及第1电容器C；第2晶体管/TA，包含与所述第1存储单元的第1端子连接的第1端子；第1位线BL，与所述第1存储单元的第2端子连接；第2位线/BL，与所述第2晶体管的第2端子连接；以及控制器12，在所述第1存储单元的写入动作中，使所述第1晶体管接通，且使所述第2晶体管断开，在所述第1存储单元的读取动作中，使所述第1晶体管及所述第2晶体管接通。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，具备：第1存储单元，包括第1晶体管及第1电容器；第2晶体管，包含与所述第1存储单元的第1端子连接的第1端子；第1位线，与所述第1存储单元的第2端子连接；第2位线，与所述第2晶体管的第2端子连接；以及控制器，在所述第1存储单元的写入动作中，使所述第1晶体管接通，且使所述第2晶体管断开，在所述第1存储单元的读取动作中，使所述第1晶体管及所述第2晶体管接通。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811004525.7/，转载请声明来源钻瓜专利网。
