[发明专利]一种海量信息处理器单粒子试验实现方法及单粒子试验板

摘要

本发明公开了一种海量信息处理器单粒子试验实现方法及单粒子试验板，所述方法包括4路4X RapidIO单粒子试验验证、DDR接口兼容DDR2/DDR3单粒子试验验证、调试、复位和过程监控设计以及低速通信接口的单粒子试验验证；所述单粒子试验板包括1601ARH、与1601ARH的4路RapidIO接口连接的4个Samtec接插件、与1601ARH的REFCLK接口连接的2片CDCM6208、与1601ARH上集成在PPC核上的DDR接口连接的3片DDR3+SDRAM、与1601ARH的调试接口连接的FPGA和与1601ARH的4路低速通信接口连接的422串口收发器。本发明满足1601ARH的4路4X RapidIO设计功能和不同工作模式的单粒子试验验证，完成2个DDR2/DDR3接口兼容的单粒子试验验证，实现监控、复位和低速通信模块自环测试等的单粒子试验验证，完成对1601ARH设计的抗辐照性能的验证、鉴定和考核。

主权项

1.一种海量信息处理器单粒子试验实现方法，其特征在于，包括以下步骤：将1601ARH的4路RapidIO通过4个接插件连接至PCB板的边沿，进行4路RapidIO的通信功能、互联测试和自环测试的试验验证的步骤；将1601ARH中集成在PPC核上的DDR接口通过集成3片DDR3+SDRAM进行DDR2和DDR3功能兼容的试验验证，集成在片上网络上的DDR接口预留关键信号的测试点进行自身功能监控的步骤；将1601ARH的调试接口正常引出的同时接至FPGA，在FPGA中通过转换集成DSU接口，进行长距离调试1601ARH的步骤；将复位信号和中断信号接入FPGA，通过调试接口进行复位和试验过程的监控的步骤；将1601ARH的4路低速通信接口连接至收发器，通过接插件连接至PCB板的边沿，并在连接至收发器之前预留环测接口，进行低速通信模块的通信功能试验验证和自环测试的步骤；上述步骤从任一开始或任几同时开始进行，直至上述步骤均完成时结束。