[发明专利]一种优化PCIE PTH Connector处串扰影响的方法在审
| 申请号： | 201811063538.1 | 申请日： | 2018-09-12 |
| 公开（公告）号： | CN109190269A | 公开（公告）日： | 2019-01-11 |
| 发明（设计）人： | 武宁 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 济南诚智商标专利事务所有限公司 37105 | 代理人： | 王汝银 |
| 地址： | 450018 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种优化PCIE PTH Connector处串扰影响的方法，对Connector差分过孔的PCB封装进行挖洞处理，提高Connector差分引脚阻抗，对PTH Connector处边带信号引脚周围增加若干个GND VIA引脚，GND VIA引脚数量随主板厚度增加而增加，GND VIA引脚位置设置靠近边带信号引脚同时避免阻挡其它层走线的Routing布线。可以有效降低Connector处边带信号引脚对周围差分引线的耦合串扰影响，可提高其高速信号经Connector互连传输的信号质量，同时，针对不同板卡厚度给出相关优化建议，以此可作为高速线layout设计规则指导。 | ||
| 搜索关键词： | 引脚 边带信号 串扰 优化 高速信号 厚度增加 设计规则 引脚位置 引脚阻抗 耦合串扰 高速线 互连 板卡 布线 挖洞 主板 走线 阻挡 传输 | ||
【主权项】：
1.一种优化PCIE PTH Connector处串扰影响的方法，包括对Connector差分过孔的PCB封装进行挖洞处理，提高Connector差分引脚阻抗，其特征是，还包括：对PTH Connector处边带信号引脚周围增加若干个GND VIA引脚，所述GND VIA引脚数量随主板厚度增加而增加，所述GND VIA引脚位置设置靠近边带信号引脚同时避免阻挡其它层走线的Routing布线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811063538.1/，转载请声明来源钻瓜专利网。
