[发明专利]薄膜晶体管基板的制造方法和薄膜晶体管基板在审

专利信息
申请号: 201811125993.X 申请日: 2018-09-26
公开(公告)号: CN109599362A 公开(公告)日: 2019-04-09
发明(设计)人: 菊池哲郎;大东彻;今井元;铃木正彦;西宫节治;上田辉幸;原健吾 申请(专利权)人: 夏普株式会社
主分类号: H01L21/77 分类号: H01L21/77;H01L27/12
代理公司: 北京市隆安律师事务所 11323 代理人: 权鲜枝;张艳凤
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种薄膜晶体管基板的制造方法和薄膜晶体管基板,提高开口率并且缓和台阶。阵列基板的制造方法具备:第1金属膜形成工序;栅极绝缘膜形成工序;半导体膜形成工序;第2金属膜形成工序;光致抗蚀剂膜形成工序,使用半色调掩模将形成在第2金属膜的上层侧的光致抗蚀剂膜图案化;第1蚀刻工序,将第2金属膜中的与光致抗蚀剂膜不重叠的部分选择性地除去;低电阻化工序,将半导体膜中的与光致抗蚀剂膜不重叠的像素电极构成部选择性地进行低电阻化处理而形成像素电极;第2膜厚部除去工序,将光致抗蚀剂膜的第2膜厚部选择性地除去;以及第2蚀刻工序,将与光致抗蚀剂膜的第1膜厚部不重叠的第2金属膜的电极间部选择性地除去。
搜索关键词: 光致抗蚀剂膜 薄膜晶体管基板 形成工序 不重叠 金属膜 膜厚部 金属膜形成工序 蚀刻 半导体膜 低电阻化 像素电极 光致抗蚀剂膜图案 制造 半色调掩模 栅极绝缘膜 阵列基板 开口率 电极 上层 缓和
【主权项】:
1.一种薄膜晶体管基板的制造方法,是形成薄膜晶体管和像素电极的薄膜晶体管基板的制造方法,其特征在于,具备:第1金属膜形成工序,形成第1金属膜并将其图案化,由此形成薄膜晶体管的栅极电极;第1绝缘膜形成工序,在上述第1金属膜的上层侧形成第1绝缘膜;半导体膜形成工序,在上述第1绝缘膜的上层侧形成半导体膜,将上述半导体膜图案化,使得上述半导体膜至少包含沟道部和像素电极构成部,上述沟道部构成上述薄膜晶体管,与上述栅极电极的至少一部分重叠,上述像素电极构成部成为像素电极,上述像素电极是上述薄膜晶体管的连接对象;第2金属膜形成工序,在上述半导体膜的上层侧形成第2金属膜;光致抗蚀剂膜形成工序,在上述第2金属膜的上层侧形成光致抗蚀剂膜,使用包含透射区域和半透射区域的半色调掩模或灰色调掩模作为光掩模将上述光致抗蚀剂膜曝光后进行显影,由此将上述光致抗蚀剂膜图案化,使得上述光致抗蚀剂膜包含第1膜厚部和第2膜厚部并且与上述像素电极构成部不重叠,其中,上述第1膜厚部与上述第2金属膜中的构成上述薄膜晶体管的源极电极和漏极电极重叠,上述第2膜厚部由于经由上述半透射区域被曝光而比上述第1膜厚部薄,与上述第2金属膜中的配置在上述源极电极与上述漏极电极之间的电极间部重叠;第1蚀刻工序,将上述第2金属膜中的与上述光致抗蚀剂膜不重叠的部分选择性地蚀刻而除去;低电阻化工序,将上述半导体膜中的与上述光致抗蚀剂膜和上述第2金属膜不重叠的上述像素电极构成部选择性地进行低电阻化处理而形成上述像素电极;第2膜厚部除去工序,在上述低电阻化工序之后进行,或在上述第1蚀刻工序与上述低电阻化工序之间进行,将上述光致抗蚀剂膜中的上述第2膜厚部选择性地除去;以及第2蚀刻工序,将上述第2金属膜中的与上述光致抗蚀剂膜的上述第1膜厚部不重叠的上述电极间部选择性地蚀刻而除去。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811125993.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top